基于單一PMOS 差分對的軌到軌輸入運(yùn)算放大器設(shè)計

楊九川,楊發(fā)順,,馬 奎,

(1.貴州大學(xué)大數(shù)據(jù)與信息工程學(xué)院,貴州 貴陽 550025;2.半導(dǎo)體功率器件可靠性教育部工程研究中心,貴州 貴陽 550025;3.貴州省微納電子與軟件技術(shù)重點(diǎn)實驗室,貴州貴陽 550025)

運(yùn)算放大器是模擬電路中重要的單元電路,在各種模擬電路和數(shù)?；旌想娐分斜粡V泛應(yīng)用[1]。隨著MOS 管的特征尺寸不斷縮小,電源電壓也隨之下降,但閾值電壓并沒有按比例下降[2-3],運(yùn)算放大器的輸入共模范圍與輸出電壓擺幅變得越來越小,而信號幅度會隨著電源電壓的降低而降低,導(dǎo)致信噪比的下降,加劇噪聲對電路的影響[4]。軌到軌輸入運(yùn)算放大器的輸入共模范圍可達(dá)到正負(fù)電源軌[5],在低壓應(yīng)用場景中軌到軌輸入共模范圍是必不可少的。軌到軌輸入運(yùn)算放大器常采用電荷泵技術(shù)與互補(bǔ)差分對技術(shù)來實現(xiàn)。

基于電荷泵技術(shù)的軌到軌輸入級結(jié)構(gòu)只需單差分對,單差分對的局部高供電電壓保證尾電流源在飽和區(qū)工作,實現(xiàn)軌到軌的共模輸入范圍。Duisters 等[6]提出了-90 dB 總諧波失真的局部電荷泵軌到軌輸入運(yùn)放,雖然可實現(xiàn)軌到軌輸入且總諧波失真很小,但電路結(jié)構(gòu)復(fù)雜且片上電容占用較大面積,成本較高。

互補(bǔ)差分對輸入處在正負(fù)電源中點(diǎn)時會同時導(dǎo)通,跨導(dǎo)變化近似為單差分對的一倍,巨大的跨導(dǎo)變化導(dǎo)致運(yùn)算放大器頻率特性變差[7]。如何保證輸入級總跨導(dǎo)在整個共模輸入范圍內(nèi)保持穩(wěn)定是軌到軌運(yùn)放設(shè)計的一個重點(diǎn)[8]。為保持輸入級跨導(dǎo)恒定,常用的方法有電壓控制法、電流控制法、寬長比控制法、過渡區(qū)重疊法、非匹配模式法以及背柵驅(qū)動法[9]。謝海情等[10]采用三倍電流鏡結(jié)構(gòu)通過電流補(bǔ)償實現(xiàn)恒跨導(dǎo)軌到軌輸入級結(jié)構(gòu),跨導(dǎo)變化率為5.5%,該結(jié)構(gòu)低壓情況下易形成正反饋環(huán)路,產(chǎn)生大電流,破壞正常工作狀態(tài)。王丹等[11]采用改進(jìn)開關(guān)電流結(jié)構(gòu)實現(xiàn)軌到軌輸入級跨導(dǎo)變化率為2.26%,其電流開關(guān)管與輸入晶體管并聯(lián)增加了輸入噪聲。唐俊龍等[12]采用電平移位結(jié)構(gòu)結(jié)合復(fù)用選擇電路的軌到軌輸入級實現(xiàn)跨導(dǎo)變化率為1.44%,雖結(jié)構(gòu)簡單易實現(xiàn),但其增益不恒定且變化幅度較大。

為此,本文設(shè)計了一種單一PMOS 差分對的軌到軌輸入級結(jié)構(gòu),利用PMOS 管體效應(yīng)動態(tài)調(diào)節(jié)閾值電壓,實現(xiàn)軌到軌共模輸入范圍,共模輸入范圍內(nèi)跨導(dǎo)變化率小于3%,無需輔助電路即可實現(xiàn)恒跨導(dǎo),電路結(jié)構(gòu)簡單。輸出級采用AB 類結(jié)構(gòu),靜態(tài)電流可確定,實現(xiàn)軌到軌滿擺幅輸出。

1 電路設(shè)計與分析

1.1 基于互補(bǔ)差分對的軌到軌輸入級電路

互補(bǔ)差分對的軌到軌輸入級是采用PMOS 和NMOS 差分對并聯(lián),如圖1 所示。

圖1 互補(bǔ)差分對軌到軌輸入級電路Fig.1 Rail-to-rail input stage circuit with complementary differential pair

PMOS 差分對導(dǎo)通時,輸入共模電壓范圍為:

式中:Vgsp表示PMOS 的柵源電壓;Vdsatp表示PMOS 差分對尾電流源的漏源飽和壓降。

NMOS 差分對導(dǎo)通時,輸入共模電壓范圍為:

式中:Vgsn表示NMOS 的柵源電壓;Vdsatn表示NMOS差分對尾電流源的漏源飽和壓降。

PMOS 實現(xiàn)負(fù)電源軌VSS的輸入共模電壓范圍,NMOS 實現(xiàn)正電源軌VDD的輸入共模電壓范圍,二者并聯(lián)的輸入共模電壓范圍為:

運(yùn)放工作電壓的最小值Vsup如式(4)所示:

PMOS 導(dǎo)通時的跨導(dǎo)gmp可表示為:

式中:IDp表示流過PMOS 的電流;μp表示空穴遷移率;Cox表示單位面積柵氧化層電容;(W/L)p表示PMOS 的寬長比。

NMOS 導(dǎo)通時的跨導(dǎo)gmn可表示為:

式中:IDn表示流過NMOS 的電流;μn表示電子遷移率;(W/L)n表示NMOS 的寬長比。

當(dāng)共模輸入電壓從VDD向VSS變化時,輸入處在正負(fù)電源中間時PMOS 與NMOS 對會同時導(dǎo)通。假設(shè)PMOS、NMOS 導(dǎo)通時的電流相同,通過調(diào)節(jié)寬長比使得gmn=gmp,輸入級的總跨導(dǎo)gmt=gmn+gmp近似變化一倍。

運(yùn)放輸入級的差模增益AV由輸入管跨導(dǎo)gm與等效輸出電阻RO決定,可表示為:

二級運(yùn)算放大器的單位增益帶寬GBW 由密勒補(bǔ)償電容CC與輸入管跨導(dǎo)gm決定,表示為:

式(7)和(8)表明,跨導(dǎo)決定運(yùn)算放大器的差模增益與單位增益帶寬。巨大的跨導(dǎo)變化導(dǎo)致運(yùn)算放大器頻率補(bǔ)償變得困難,影響系統(tǒng)的穩(wěn)定性[13]。

1.2 基于單一PMOS 差分對的軌到軌輸入級設(shè)計

本文設(shè)計一種僅PMOS 差分對輸入的折疊共源共柵結(jié)構(gòu),簡化電路如圖2 所示,電路是由尾電流源、共源共柵輸入級以及有源負(fù)載組成。采用自級聯(lián)電流鏡給輸入對管提供尾電流Itail,M1、M2、M3、M4、M5、M6 構(gòu)成折疊式共源共柵組態(tài),其有源負(fù)載是由M7、M8、M9、M10 組成的自級聯(lián)電流鏡。

圖2 單一PMOS 差分對的軌到軌輸入級簡化電路Fig.2 Simplified circuit of rail-to-rail input stage with single PMOS differential pair

自級聯(lián)電流鏡等效為兩管串聯(lián),其中M9 工作在線性區(qū),較小的漏源電壓提供極大的輸出電阻,M8工作在飽和區(qū)。輸出電阻相較于普通電流鏡要大得多,通過自級聯(lián)電流鏡有源負(fù)載將雙端輸入差分信號轉(zhuǎn)換為單端輸出,提高差分增益,同時能較好抑制共模信號。

當(dāng)MOS 管襯底和源極存在電位差時,會影響MOS 管的閾值電壓[14],該效應(yīng)稱為襯底偏置效應(yīng),襯底偏置效應(yīng)又稱體效應(yīng)。該結(jié)構(gòu)中輸入對管M1、M2 的襯底接VDD,利用襯底和源極電位差調(diào)節(jié)閾值電壓?？紤]體效應(yīng)的PMOS 晶體管閾值電壓為:

式中:φF表示費(fèi)米接觸勢;VSB表示源極與襯底的電壓差;γ表示體效應(yīng)系數(shù);VTH0表示VSB=0 時PMOS 晶體管的閾值電壓。VTH0與γ可用式(10)與(11)表示:

式中:φms表示金屬和半導(dǎo)體的功函數(shù)差;q表示電子的電荷量;Nsub表示襯底的摻雜濃度;εSi表示硅的介電常數(shù);QSS表示半導(dǎo)體表面電荷密度。

輸入對管M1、M2 的襯底接正電源VDD,隨著PMOS 輸入對管柵極電壓從正電源到負(fù)電源變化的過程中,PMOS 管閾值電壓由正變負(fù)。經(jīng)仿真驗證柵極電壓從5 V 到0 V 下降的過程中,閾值電壓從0.238 V變化為-0.596 V。

輸入共模范圍的上限由尾電流源Itail的漏源電壓決定,當(dāng)尾電流源工作于飽和區(qū)邊緣時,漏源電壓等于過驅(qū)動電壓,可計算出輸入共模電壓的上限:

式中:VOVtail表示尾電流源的過驅(qū)動電壓;VOV1表示M1的過驅(qū)動電壓。

從中國刑警學(xué)院回來后，王敬凱繼續(xù)深入梳理案情，以取得更多的證據(jù)。 在那封匿名信及3張紙條中，多次出現(xiàn)“瓶裝”這個常人頗感生疏的特殊詞組。

輸入共模范圍下限由M3、M4 在飽和區(qū)的漏源電壓決定,飽和區(qū)邊緣漏源電壓等于過驅(qū)動電壓,可計算輸入共模電壓的下限:

由式(12)和(13)可以看出,輸入共模范圍與過驅(qū)動電壓以及輸入管的閾值電壓有關(guān)。當(dāng)輸入共模電壓接近正電源時,閾值電壓為正值;當(dāng)輸入共模電壓接近負(fù)電源時,閾值電壓變?yōu)樨?fù)值,從而利用體效應(yīng)調(diào)節(jié)閾值電壓抵消過驅(qū)動電壓來拓寬共模輸入范圍到正負(fù)電源軌。

在輸入共模范圍內(nèi),輸入晶體管工作在飽和區(qū),飽和區(qū)MOS 管的跨導(dǎo)為:

式(14)表明,輸入管的跨導(dǎo)由漏電流、寬長比、遷移率以及單位面積柵氧化層電容決定。輸入差分對的漏電流平分尾電流,尾電流恒定即可實現(xiàn)輸入級跨導(dǎo)恒定。

1.3 AB 類輸出級設(shè)計

輸出級直接驅(qū)動負(fù)載,需要低靜態(tài)電流和高輸出電流,為充分利用電源電壓,滿足輸出級軌到軌擺幅[15],本文采用AB 類輸出級,簡化原理圖如圖3 所示。合理設(shè)計柵極之間的電壓,使輸出晶體管工作在較小的靜態(tài)電流下以降低靜態(tài)功耗。

圖3 AB 類輸出級簡化電路Fig.3 Simplified circuit of class AB output stage

為滿足設(shè)計需求,結(jié)合輸入級的單端輸出所設(shè)計的輸出級電路如圖4 所示。輸入級為提高增益,輸出電阻很大。M33 作為輸入級與輸出級之間的源極跟隨器,進(jìn)行級間緩沖。源極跟隨器從柵極輸入,低頻輸入電阻看作無窮,與輸入級輸出電阻并聯(lián),故輸入級增益不受影響。AB 類輸出級前級采用源極跟隨器,其輸出電阻很小,輸出級的輸入電阻遠(yuǎn)大于該值。M34、M35、M36、M37、M38、M39 組成AB 類輸出級,傳輸大電流到負(fù)載,M34、M36 為輸出管提供恒定的柵極偏置。

圖4 AB 類輸出級電路Fig.4 Class AB output stage circuit

該結(jié)構(gòu)采用線性跨導(dǎo)環(huán)確定輸出級的靜態(tài)電流[16],線性跨導(dǎo)環(huán)表示為:

令μCox(W/L)=k,并通過調(diào)節(jié)NMOS 和PMOS的寬長比使得相同電流的PMOS 和NMOS 晶體管的k相同,M38、M39 流過的靜態(tài)電流為IQ,將式(17)分別代入式(15)和(16)可得:

調(diào)整相應(yīng)的比例關(guān)系,由式(18)和(19)可確定靜態(tài)電流IQ。通過調(diào)節(jié)寬長比可以控制合適的靜態(tài)電流,得到較大的輸出電流。

對于軌到軌輸出運(yùn)算放大器,輸出擺幅是一個重要參數(shù)。假設(shè)輸出對管過驅(qū)動電壓等于漏源電壓,可得到輸出擺幅范圍為:

式(20)表明輸出電壓擺幅受到輸出晶體管M38、M39 的過驅(qū)動電壓影響,可實現(xiàn)接近軌到軌的輸出電壓擺幅。

1.4 電路整合

本設(shè)計主要由單一PMOS 差分對輸入的折疊共源共柵結(jié)構(gòu)和AB 類輸出級電路組成,除此之外還有偏置電路以及頻率補(bǔ)償電路,整體電路原理圖如圖5所示。

圖5 整體電路原理圖Fig.5 Overall circuit schematic

輸入級偏置電路通過電流鏡M23 復(fù)制電流源IB的電流,提供柵壓給M22 與M15。自級聯(lián)電流鏡M18、M19、M20、M21 復(fù)制M22 的漏電流給差分對提供尾電流;自級聯(lián)電流鏡M11、M12、M16、M17 復(fù)制M15 的漏電流給M13、M14 提供偏置電流,M13 為共柵極提供偏置,M14 給折疊點(diǎn)電流源提供偏置;輸出級偏置電路M25、M26 以M24 的偏置電流為參考,復(fù)制給M27、M28 流進(jìn)M29、M30,分別為M34、M35、M36、M37 提供偏置。

電路存在多個極點(diǎn),采用密勒補(bǔ)償技術(shù),使主次極點(diǎn)分離,通過密勒補(bǔ)償后系統(tǒng)主極點(diǎn)近似為:

式中:Rout1表示第一級輸出阻抗;Av2表示輸出級的低頻增益。Rout1、Av2分別可表示為:

式中:rO表示MOS 管的小信號輸出電阻;gmb表示MOS 管的體效應(yīng)跨導(dǎo)。

在運(yùn)放輸出端形成次極點(diǎn)可近似表示為:

式中:CL表示輸出節(jié)點(diǎn)負(fù)載電容與寄生電容的總和;Rout2表示第二級輸出阻抗,如式(25)所示:

由式(21)和(24)可以看出,主次極點(diǎn)被分離。當(dāng)次極點(diǎn)在單位增益帶寬范圍外時,系統(tǒng)可看作單極點(diǎn)近似。

2 電路仿真分析

本設(shè)計在Cadence 平臺下使用Spectre 仿真器驗證,在溫度27 ℃、電源電壓5 V、共模電壓2.5 V、負(fù)載1 MΩ 的條件下(如無特殊說明)仿真運(yùn)算放大器的多項性能參數(shù)。

仿真運(yùn)算放大器的共模輸入范圍曲線如圖6 所示,輸入共模電壓范圍為0.0027～4.995 V,表明運(yùn)算放大器能夠?qū)崿F(xiàn)軌到軌輸入共模范圍。

圖7 是仿真M1 閾值電壓隨共模輸入電壓變化的范圍,閾值電壓從-0.596 V 變化到0.238 V。

圖7 M1 閾值電壓隨共模輸入電壓變化仿真結(jié)果Fig.7 Simulation results of transistor M1 threshold voltage change within common-mode input voltage

圖8 是仿真輸入管M1 在共模范圍內(nèi)的跨導(dǎo)變化,在整個共模輸入范圍能夠?qū)崿F(xiàn)跨導(dǎo)變化不超過3%。

圖8 輸入管M1 的跨導(dǎo)變化Fig.8 Transconductance change of input transistor M1

輸入幅值3 V 的正弦波,負(fù)載分別為2 kΩ 與600 Ω,運(yùn)算放大器采用電壓跟隨器形式測試輸出電壓擺幅,仿真結(jié)果如圖9 和10 所示。結(jié)果表明,在輕負(fù)載的情況下,運(yùn)算放大器的輸出擺幅能夠?qū)崿F(xiàn)軌到軌滿擺幅輸出。

圖9 2 kΩ 負(fù)載輸出擺幅仿真結(jié)果Fig.9 Output swing simulation results at 2 kΩ load

圖10 600 Ω 負(fù)載輸出擺幅仿真結(jié)果Fig.10 Output swing simulation results at 600 Ω load

運(yùn)算放大器交流特性仿真結(jié)果如圖11 所示。結(jié)果顯示開環(huán)增益為119 dB,相位裕度為58°,單位增益帶寬為4.059 MHz,表明運(yùn)算放大器具有較大的開環(huán)增益,系統(tǒng)穩(wěn)定性好。

圖11 運(yùn)算放大器交流特性仿真結(jié)果Fig.11 Simulation results of the op-amp AC characteristics

共模抑制比(CMRR)的仿真結(jié)果如圖12 所示。結(jié)果顯示CMRR 為108.9 dB,表明運(yùn)算放大器對共模信號抑制能力較強(qiáng)。

圖12 共模抑制比仿真結(jié)果Fig.12 Common mode rejection ratio simulation results

3 結(jié)論

傳統(tǒng)軌到軌運(yùn)算放大器輸入級采用互補(bǔ)雙差分對,需要恒跨導(dǎo)技術(shù)恒定輸入級的跨導(dǎo),電路結(jié)構(gòu)復(fù)雜。本文提出的軌到軌輸入運(yùn)算放大器,采用單一PMOS差分對的折疊共源共柵輸入級結(jié)構(gòu),通過體效應(yīng)調(diào)節(jié)閾值電壓實現(xiàn)軌到軌的共模輸入范圍,共模輸入范圍內(nèi)跨導(dǎo)恒定,結(jié)構(gòu)簡單易于實現(xiàn);輸出級采用AB 類實現(xiàn)軌到軌的輸出擺幅。經(jīng)仿真驗證,開環(huán)增益為119 dB,相位裕度為58°,共模輸入范圍為0.0027～4.995 V,共模輸入范圍內(nèi)跨導(dǎo)變化小于3%。該運(yùn)算放大器適用于汽車傳感器、速度傳感器、壓力傳感器等模擬電路信號放大領(lǐng)域。