一種低溫漂的無(wú)運(yùn)放帶隙基準(zhǔn)電壓源

熊 輝,張 濤,劉 勁

(武漢科技大學(xué) 信息科學(xué)與工程學(xué)院,湖北 武漢 430000)

帶隙電壓基準(zhǔn)(BGR)廣泛應(yīng)用于模擬和數(shù)?；旌闲盘?hào)電路,如AD 轉(zhuǎn)換器、功率轉(zhuǎn)換器和閃速存儲(chǔ)器。這些電路性能的好壞直接取決于BGR 的特性,即溫度系數(shù)(TC)、電源抑制比(PSRR)、溫度范圍(TR)、精度、功耗等[1]。因此需要設(shè)計(jì)一個(gè)不受溫度及電源電壓變化而影響的帶隙基準(zhǔn)電壓源[2],為上述各種電路提供穩(wěn)定的參考源,從而保證整個(gè)電路能夠穩(wěn)定地工作。

傳統(tǒng)的帶隙基準(zhǔn)結(jié)構(gòu)一般可以劃分為有運(yùn)放帶隙基準(zhǔn)與無(wú)運(yùn)放帶隙基準(zhǔn),有運(yùn)放結(jié)構(gòu)的帶隙基準(zhǔn)往往是利用運(yùn)放的“虛短”特性對(duì)電路進(jìn)行鉗位,但運(yùn)放的使用會(huì)讓帶隙輸出的精度受到運(yùn)放失調(diào)電壓的影響,同時(shí)還增加了設(shè)計(jì)的復(fù)雜性,消耗了更多的功耗,引入了新的噪聲。而傳統(tǒng)的無(wú)運(yùn)放結(jié)構(gòu)通過(guò)電流鏡進(jìn)行鉗位,從而避免了運(yùn)放的使用,但是由于溝道調(diào)制效應(yīng)的原因,帶隙輸出電壓精度不高,溫度系數(shù)往往較大。對(duì)于傳統(tǒng)無(wú)運(yùn)放帶隙基準(zhǔn)電壓源溫度特性差的問(wèn)題,An 等[3]提出用分段曲率補(bǔ)償技術(shù)來(lái)改善無(wú)運(yùn)放帶隙基準(zhǔn)的溫度特性,但該電路結(jié)構(gòu)設(shè)計(jì)復(fù)雜,所用芯片面積較大。而米磊等[4]則利用MOS 管在亞閾值區(qū)的溫度特性來(lái)對(duì)無(wú)運(yùn)放帶隙基準(zhǔn)在不同的溫度段內(nèi)進(jìn)行補(bǔ)償,但在實(shí)際的工藝中,亞閾值區(qū)的MOS 管不易控制,該方法實(shí)現(xiàn)上有難度。

針對(duì)上述問(wèn)題,本文參考傳統(tǒng)帶隙基準(zhǔn)電壓電路,設(shè)計(jì)了一種低溫漂的無(wú)運(yùn)放帶隙基準(zhǔn)電壓源電路,利用電流鏡與環(huán)路負(fù)反饋進(jìn)行鉗位,避免了使用運(yùn)放所帶來(lái)的失調(diào)電壓對(duì)電路的影響,還簡(jiǎn)化了電路結(jié)構(gòu),節(jié)省了芯片面積。同時(shí)利用不同溫度系數(shù)的電阻對(duì)帶隙基準(zhǔn)中負(fù)溫度系數(shù)電壓的非線性項(xiàng)進(jìn)行曲率補(bǔ)償,改善了帶隙基準(zhǔn)輸出的溫度特性,提高了輸出精度。

1 傳統(tǒng)帶隙基準(zhǔn)電路結(jié)構(gòu)

帶隙基準(zhǔn)電壓的基本原理是將溫度系數(shù)相異的兩種電壓通過(guò)合適的比例相加,從而得到零溫度系數(shù)的基準(zhǔn)電壓[5]。

圖1 所示為傳統(tǒng)有運(yùn)放帶隙基準(zhǔn)電路結(jié)構(gòu)[6],圖中M1、M2、M3構(gòu)成電流鏡,Q1和Q2為發(fā)射極面積成比例的三極管,由于運(yùn)放和電阻反饋網(wǎng)絡(luò)的存在,使得電路處于深度負(fù)反饋狀態(tài),迫使運(yùn)放兩輸入端的電壓相等,此時(shí)M1、M2流出的電流大小相同。相同的電流流過(guò)Q1、Q2,使得Q1與Q2的基極-發(fā)射極電壓之差ΔVBE作用于電阻R1上,產(chǎn)生了PTAT(Proportional to Absolute Temperature)電流。該電流通過(guò)電流鏡復(fù)制到輸出,通過(guò)電阻R2轉(zhuǎn)為PTAT 電壓,與Q3的負(fù)溫度系數(shù)電壓VBE相疊加,得到基準(zhǔn)輸出Vref。

圖1 傳統(tǒng)有運(yùn)放帶隙基準(zhǔn)電路Fig.1 Traditional bandgap reference circuit with operational amplifier

傳統(tǒng)有運(yùn)放帶隙基準(zhǔn)結(jié)構(gòu),對(duì)于運(yùn)放的設(shè)計(jì)需求高,需要高增益、低失調(diào)電壓的運(yùn)放,同時(shí)運(yùn)放本身的頻率補(bǔ)償會(huì)對(duì)整個(gè)環(huán)路產(chǎn)生影響,增加了環(huán)路頻率補(bǔ)償設(shè)計(jì)的難度。

圖2 所示為傳統(tǒng)無(wú)運(yùn)放帶隙基準(zhǔn)電路結(jié)構(gòu)[6],其中M1、M3、M5的寬長(zhǎng)比相等,M2、M4的寬長(zhǎng)比相等,與有運(yùn)放帶隙基準(zhǔn)結(jié)構(gòu)不同之處在于,圖2 通過(guò)M1～M4構(gòu)成的電流鏡及反饋環(huán)路對(duì)X、Y兩點(diǎn)進(jìn)行鉗位。電阻R1取值較大,Q1和Q2發(fā)射極電壓的差值ΔVBE作用于電阻R1上,產(chǎn)生PTAT 電流,該電流很小,相應(yīng)地電阻R1上的壓降很小,因此M4管的源端電壓與VBE2大致相等,流過(guò)Q1和Q2兩條支路的電流相等。則帶隙基準(zhǔn)電壓Vref可以表示為:

圖2 傳統(tǒng)無(wú)運(yùn)放帶隙基準(zhǔn)電路Fig.2 Traditional bandgap reference circuit without operational amplifier

根據(jù)式(1)可知,電阻R1與R2的比值及N值對(duì)帶隙基準(zhǔn)輸出的影響較大,通過(guò)選取合適的比值,可以得到一階的帶隙基準(zhǔn)電壓。與傳統(tǒng)有運(yùn)放帶隙基準(zhǔn)相比,無(wú)運(yùn)放帶隙基準(zhǔn)沒(méi)有額外的功耗損耗,電路里所有的電流都用來(lái)直接生成Vref。同時(shí)無(wú)運(yùn)放帶隙基準(zhǔn)結(jié)構(gòu)簡(jiǎn)單,不需要設(shè)計(jì)復(fù)雜的運(yùn)算放大器,節(jié)省了芯片面積。但由于MOS 管漏端電壓的差異,導(dǎo)致無(wú)運(yùn)放帶隙基準(zhǔn)的線性調(diào)整能力較差。

2 帶隙基準(zhǔn)電壓源設(shè)計(jì)

本文在傳統(tǒng)無(wú)運(yùn)放帶隙基準(zhǔn)電路的基礎(chǔ)上設(shè)計(jì)一種新型的低溫漂無(wú)運(yùn)放帶隙基準(zhǔn)電路,圖3 所示為帶隙基準(zhǔn)的整體電路圖,電路主要由四個(gè)模塊構(gòu)成,從左到右分別為啟動(dòng)電路模塊、偏置電路模塊、寬動(dòng)態(tài)范圍Casecode 電流鏡模塊和帶隙基準(zhǔn)核心模塊。

圖3 低溫漂無(wú)運(yùn)放帶隙基準(zhǔn)電壓源電路Fig.3 The bandgap reference circuit with low temperature drift and without operational amplifier

2.1 啟動(dòng)電路與偏置電路

由于偏置電路和帶隙基準(zhǔn)核心電路中可能存在一個(gè)或者多個(gè)簡(jiǎn)并點(diǎn),這些簡(jiǎn)并點(diǎn)的存在可能讓電路處于零電流狀態(tài),或者不確定狀態(tài),為使帶隙基準(zhǔn)電路擺脫簡(jiǎn)并點(diǎn),設(shè)計(jì)了如圖3 所示的啟動(dòng)電路。電源上電時(shí),整個(gè)電路處于零電流狀態(tài),電阻R1上基本無(wú)壓降。此時(shí)EN 為高電平,于是M2管導(dǎo)通,形成對(duì)地通路,P1支路開(kāi)始導(dǎo)通。M3管的柵極電壓被拉低,低至M3管的柵源電壓大于閾值電壓時(shí),P2支路導(dǎo)通。此時(shí)有電流流入Q3管的基極,開(kāi)始驅(qū)動(dòng)Q3管,Q3逐漸導(dǎo)通,并放大基極電流開(kāi)始為電容C1充電,啟動(dòng)電路有電流開(kāi)始輸出。根據(jù)Q1和Q2的BE 結(jié)壓降可知開(kāi)啟電壓Vstart如式(2)所示:

啟動(dòng)電流逐漸注入偏置電路。為了增強(qiáng)基準(zhǔn)輸出的線性調(diào)整能力,本文的偏置電路采用經(jīng)典Widlar 帶隙基準(zhǔn)結(jié)構(gòu),得到與電源電壓無(wú)關(guān)的偏置電流。圖3中Q4、Q5和R5構(gòu)成基準(zhǔn)核心,基準(zhǔn)對(duì)管Q5與Q4的發(fā)射極面積之比為N∶1。啟動(dòng)電流流入Q4、Q5的基極,促使Q4、Q5導(dǎo)通,此時(shí)Q4與Q5基極-發(fā)射極電壓之差作用在R5上產(chǎn)生PTAT 電流,電流大小如式(3)所示:

PTAT 電流通過(guò)電流鏡映射給P3支路,此時(shí)A 點(diǎn)電位的大小如式(4)所示:

當(dāng)Q3的發(fā)射極電壓VA高于開(kāi)啟電壓Vstart時(shí),Q3截止,此時(shí)啟動(dòng)電路不再給偏置電路提供電流,啟動(dòng)過(guò)程結(jié)束。

2.2 寬動(dòng)態(tài)范圍Cascode 電流鏡

為了提高鏡像電流的精度,減少由于溝道長(zhǎng)度調(diào)制效應(yīng)導(dǎo)致的電流誤差,電路設(shè)計(jì)中通常采用共源共柵電流鏡結(jié)構(gòu),以較大的輸出阻抗來(lái)抑制電壓波動(dòng)的影響。但傳統(tǒng)共源共柵電流鏡的輸出電壓裕度不夠,無(wú)法在低壓環(huán)境下正常工作。于是本文采用了在Cascode 電流鏡的基礎(chǔ)上改進(jìn)得到的寬動(dòng)態(tài)范圍結(jié)構(gòu)Cascode 電流鏡。圖4 所示為具體電路結(jié)構(gòu)[7],其中M10～M13構(gòu)成電流鏡的主體部分,與傳統(tǒng)共源共柵電流鏡的結(jié)構(gòu)不同的是,M11、M13的柵極電壓由M12的漏極電壓Vx提供,而M10、M12的柵極電壓由M7構(gòu)成的偏置電路提供。

圖4 中M7管為了電源上電后,能夠工作在飽和區(qū),將其柵漏極短接,連接成二極管形式。同時(shí)為了使M10～M13均工作在飽和區(qū),則Vb必須滿足一定條件,M12要工作在飽和區(qū)則:

如若要M13工作在飽和區(qū)則有:

又由式(5)和式(6)可得:

當(dāng)VGS13-VTH13≤VTH12時(shí),式(7)成立。同時(shí)由式(7)可知Vb的最小電壓為:

又M10～M13的寬長(zhǎng)比如下:

則M10～M13四管的閾值電壓與過(guò)驅(qū)電壓相同,Vb的最小電壓則可以重新表述為:

又從圖4 中可知:

聯(lián)立式(10)與式(11)可得:

又由于VOD7可以表示為:

式中:μn為電子遷移率;COX為單位面積的柵氧化層電容。由式(12)與式(13)可得,M7與M13的寬長(zhǎng)比如下:

2.3 帶隙基準(zhǔn)核心電路

如圖3 所示,三極管Q6、Q7、Q9和電阻R6～R9構(gòu)成了帶隙基準(zhǔn)核心電路,Q6與Q7的發(fā)射極面積比為1∶N。M17和M18是鏡像電流,兩管的尺寸比為1∶2。為了減少M(fèi)OS 管M17與M18的溝道長(zhǎng)度調(diào)制效應(yīng),使其流過(guò)Q6與Q7的電流匹配性更強(qiáng),在設(shè)計(jì)時(shí)將M17與M18的管子尺寸取較大的值。而M20作為M21共源級(jí)放大器的電流源負(fù)載,為了使M20以較小的VDS來(lái)保證M20管處于飽和區(qū),M20管的長(zhǎng)在設(shè)計(jì)時(shí)取較小的值。由于M17、M18與M20的尺寸不同,因此 M17、M18與M20采用了兩處不同的鏡像電流。傳統(tǒng)帶隙基準(zhǔn)通過(guò)運(yùn)放鉗住X、Y點(diǎn)電壓使其相等,來(lái)產(chǎn)生PTAT 電流,需要額外設(shè)計(jì)高性能的運(yùn)放,增加了整個(gè)電路設(shè)計(jì)的復(fù)雜性,而且還帶來(lái)了運(yùn)放失調(diào)電壓以及環(huán)路穩(wěn)定性的問(wèn)題。本次設(shè)計(jì)舍棄了運(yùn)放,使尺寸相同的M19、M21管流過(guò)大小相同的電流,來(lái)控制兩管的柵壓相等即X與Y點(diǎn)電壓相等,來(lái)產(chǎn)生PTAT 電流。三極管Q6、Q7的基極-發(fā)射極電壓差ΔVBE可以表示為:

式(15)中電流I1與I2均為IPTAT電流鏡像而來(lái),三者比例關(guān)系為1∶2∶1。ΔVBE又通過(guò)電阻R8得到正溫度系數(shù)電流IPTAT1:

IPTAT1為正溫度系數(shù)電流,流經(jīng)電阻R7、R8、R9產(chǎn)生PTAT 電壓,三極管Q9的基極-發(fā)射極電壓VBE9具有負(fù)溫度系數(shù),兩者電壓疊加得到帶隙輸出電壓,表達(dá)式如下:

其中VBE可以表示為[8]:

式中:VG(T)表示硅在任意溫度T時(shí)的帶隙電壓;VBE(T0)表示在溫度T0下三極管基極-發(fā)射極電壓;VG(T0)表示硅在溫度T0時(shí)的帶隙電壓;η是一個(gè)與溫度無(wú)關(guān)的工藝參數(shù);α為三極管集電極電流與溫度的關(guān)系常數(shù)。將式(18)按泰勒級(jí)數(shù)展開(kāi)可得:

式中:a0,a1,a2,…為與溫度無(wú)關(guān)的常數(shù)。從式(19)中可以看出,三極管的VBE電壓中不僅存在與溫度相關(guān)的一階項(xiàng),還有與溫度相關(guān)的高階項(xiàng)。

在本次設(shè)計(jì)所使用的工藝庫(kù)中,有許多不同類型的電阻,這些電阻的溫度特性也不盡相同。利用這些不同溫度系數(shù)的電阻,產(chǎn)生與溫度相關(guān)的電壓分量,來(lái)抵消VBE(T)中的高階項(xiàng)電壓,從而降低帶隙基準(zhǔn)的溫度系數(shù)。

式(17)中,R6～R9為高阻多晶硅電阻;R5為低阻多晶硅電阻,因此(R7+R8+R9)/R8與溫度不相關(guān)。高阻多晶硅電阻與低阻多晶硅電阻都為負(fù)溫度系數(shù)電阻,但二者的負(fù)溫度系數(shù)不相同,所以-R6/R5與溫度相關(guān)。設(shè)R6的溫度系數(shù)為-K1,R5的溫度系數(shù)為-K2,則-R6/R5的泰勒展開(kāi)式可以表示為:

將式(20)代入式(17)得到溫度補(bǔ)償后帶隙基準(zhǔn)輸出電壓與溫度的表達(dá)式:

從式(21)中可以看出,式中有關(guān)于溫度的高階非線性項(xiàng),通過(guò)對(duì)R6與R5進(jìn)行合理的取值,可以與VBE9中的高階溫度項(xiàng)進(jìn)行補(bǔ)償,改善帶隙基準(zhǔn)電壓的溫度特性,降低其溫度系數(shù)。

圖3 中通過(guò)晶體管M20、M21,三極管Q8和電容C2一起構(gòu)成一個(gè)負(fù)反饋回路,對(duì)帶隙基準(zhǔn)輸出進(jìn)行動(dòng)態(tài)實(shí)時(shí)調(diào)節(jié),確保帶隙基準(zhǔn)輸出的穩(wěn)定。其具體工作原理如下: 當(dāng)帶隙輸出電壓Vref升高時(shí),Q6的基極電壓也相應(yīng)升高,流入Q6基極的電流也隨之增大,相對(duì)應(yīng)的Q6集電極電流也應(yīng)該變大,但由于Q6集電極電流由電流源M17所決定,因此Q6的集電極電壓下降,即M19的柵端電壓降低,又由于M19所流過(guò)的電流由M17和M18兩個(gè)電流源所確定,所以導(dǎo)致M19的漏端電壓增加,進(jìn)一步M21的柵端電壓增大,Q8的基極電壓減小,Vref減小。

3 仿真結(jié)果與分析

本文的設(shè)計(jì)基于華虹0.35 μm BCD 工藝庫(kù),所有的電路仿真驗(yàn)證都采用Cadence Spectre 仿真工具。本電路的正常工作電壓為1.7～5.5 V,溫度范圍為-55～125 ℃。

常溫下,對(duì)電源電壓從0～5.5 V 進(jìn)行直流掃描仿真,仿真結(jié)果如圖5 所示,帶隙基準(zhǔn)電路正常工作的最低輸入電壓為1.7 V,輸出電壓為1.203 V,同時(shí)在1.7～5.5 V 的供電電壓下均可穩(wěn)定輸出。

在5.5 V 的工作電壓下,對(duì)帶隙基準(zhǔn)輸出進(jìn)行溫度特性仿真,溫度仿真的范圍為-55～125 ℃,仿真結(jié)果如圖6 所示,帶隙基準(zhǔn)經(jīng)過(guò)溫度補(bǔ)償后,有兩個(gè)近似于零溫度系數(shù)溫度點(diǎn),帶隙基準(zhǔn)輸出電壓的波動(dòng)約為422 μV,經(jīng)過(guò)計(jì)算在-55～125 ℃的溫度范圍內(nèi),帶隙基準(zhǔn)的溫度系數(shù)為1.949×10-6/℃。

圖6 帶隙基準(zhǔn)溫度特性曲線Fig.6 Temperature characteristic curve of the bandgap reference

仿真設(shè)置5.5 V 的大信號(hào),疊加1 V 的交流小信號(hào),頻率范圍為1 Hz～10 GHz。仿真結(jié)果如圖7 所示,低頻10 kHz 時(shí)電路的PSRR 為71.5 dB,1 MHz 時(shí)電路的PSRR 仍有46.3 dB。

圖7 帶隙基準(zhǔn)PSRR 特性曲線Fig.7 PSRR characteristic curve of the bandgap reference

本文所設(shè)計(jì)的無(wú)運(yùn)放帶隙基準(zhǔn)電源與近幾年其他文獻(xiàn)中的無(wú)運(yùn)放帶隙基準(zhǔn)電壓源的性能參數(shù)對(duì)比如表1 所示。從表1 中可以看出,在工藝制程差不多的情況下,本文所設(shè)計(jì)的帶隙基準(zhǔn)電路的工作電壓比文獻(xiàn)[9]、文獻(xiàn)[10]以及文獻(xiàn)[11]均要廣;在-55～125 ℃范圍內(nèi)溫漂系數(shù)也明顯優(yōu)于文獻(xiàn)[9]、文獻(xiàn)[10]與文獻(xiàn)[11]。

表1 本文帶隙基準(zhǔn)源與其他文獻(xiàn)的性能參數(shù)比較Tab.1 Comparison of performance parameters between the bandgap reference source in this paper and other literatures

4 結(jié)論

通過(guò)對(duì)傳統(tǒng)帶隙基準(zhǔn)電路的研究,本文設(shè)計(jì)了一種低溫漂的無(wú)運(yùn)放帶隙基準(zhǔn)電路。本電路無(wú)需設(shè)計(jì)復(fù)雜的運(yùn)放,降低了設(shè)計(jì)難度。同時(shí)利用不同電阻的溫度特性對(duì)三極管VBE的高階項(xiàng)進(jìn)行曲率補(bǔ)償,大大降低帶隙基準(zhǔn)的溫漂系數(shù)。在華虹0.35 μm BCD 工藝下,仿真結(jié)果表明,其溫度系數(shù)在-55～125 ℃內(nèi)為1.949×10-6/℃。本文設(shè)計(jì)的帶隙基準(zhǔn)可應(yīng)用于LDO等高精度要求的設(shè)計(jì)中。