總劑量與單粒子協(xié)合效應對SRAM單粒子翻轉(zhuǎn)敏感性影響的仿真研究

劉 艷，曹榮幸*，李紅霞，趙 琳，韓 丹，劉 洋，鄭 澍，曾祥華，薛玉雄*

（1.揚州大學 電氣與能源動力工程學院，揚州 225127；2.哈爾濱工業(yè)大學（深圳）特殊環(huán)境物質(zhì)科學研究院，深圳 518055）

0 引言

靜態(tài)隨機存儲器（Static Random Access Memory,SRAM）是集成電路中最主要的存儲器之一[1]，具有速度快、功耗低、集成度高以及與CMOS 工藝兼容性好的優(yōu)點，在存儲、通信、數(shù)字信息處理、控制系統(tǒng)等產(chǎn)品中有著廣泛應用。SRAM 在空間環(huán)境中所經(jīng)受的電離輻射效應主要表現(xiàn)為總電離劑量（Total Ionizing Dose, TID）效應和單粒子效應（Single Event Effect, SEE）。TID 效應主要是帶電粒子或γ 射線入射到半導體器件氧化物中，通過電離作用產(chǎn)生氧化物陷阱電荷和界面態(tài)陷阱電荷，隨著輻照劑量的增加，累積電荷隨之增加，導致半導體器件性能發(fā)生變化，如電參數(shù)漂移、漏電流增大以及1/f 噪聲變化等，嚴重影響器件的正常應用，甚至導致器件的失效[2]。SEE 是單個高能質(zhì)子或重離子由于其本身較強的電離能力，入射到器件的敏感節(jié)點，通過電離作用產(chǎn)生“電子–空穴”對，電荷通過擴散和漂移被器件的敏感節(jié)點收集，產(chǎn)生瞬態(tài)脈沖，從而影響器件的正常工作[3]。

然而，空間環(huán)境是多種粒子并存的綜合輻射環(huán)境，SRAM 同時受到不同粒子的輻照，可能出現(xiàn)TID 和SEE 同時存在并產(chǎn)生協(xié)合作用[4]的情況。有研究表明，總劑量輻照會降低SRAM 器件的抗單粒子翻轉(zhuǎn)（Single Event Upset, SEU）能力，使翻轉(zhuǎn)截面隨輻射劑量的增加而增大[5]；也有部分SRAM 表現(xiàn)出“印記效應”，即單粒子敏感性對存儲數(shù)據(jù)圖形有一定的依賴性[6]；此外有研究表明，在總劑量輻照與單粒子作用期間，當SRAM 中存儲相反數(shù)值時，SEU 敏感性會增強[7-8]；但是，也有部分研究呈現(xiàn)相反的變化趨勢，即總劑量輻照與單粒子作用期間，當SRAM 中存儲相同數(shù)值時，SEU 敏感性才會增強[9-10]。針對SRAM 器件TID和SEE 的協(xié)合作用，國內(nèi)外較多研究機構(gòu)主要開展試驗研究，且電路層面對協(xié)合作用的機理解釋不夠詳盡[11]。雖然實驗是研究器件TID 和SEE 協(xié)合作用的常用手段，可以較為精準地評估器件受協(xié)合作用的影響，但是通常輻照試驗資源較緊張、成本較高且輻照條件有限，然而仿真研究仍舊占比較少[12]。使用計算機輔助設計（Technology Computer Aided Design, TCAD）結(jié)合集成電路模擬程序（Simulation Program with Integrated Circuit Emphasis, SPICE）的綜合仿真手段可以靈活調(diào)節(jié)輻照條件和線性能量轉(zhuǎn)移（Linear Energy Transfer,LET）等參數(shù)，從器件內(nèi)部的微觀參數(shù)變化角度分析SRAM 器件中TID 和SEE 對SEU 敏感性的影響規(guī)律。本文通過器件級和電路級綜合仿真手段研究了TID 和SEE 的協(xié)合作用對90 nm SRAM 器件SEU 敏感性的影響，并分析了這種協(xié)合效應的規(guī)律與機理。

1 MOS 器件模型構(gòu)建及仿真參數(shù)設置

參考與文獻[13]具有相同工藝的實驗數(shù)據(jù)，利用TCAD 仿真平臺對MOS 器件結(jié)構(gòu)進行建模。電學仿真時所使用的元胞結(jié)構(gòu)如圖1 所示，橫向?qū)挾葹?.25 μm，縱向高度為0.2 μm，厚度為0.1 μm，結(jié)深厚度為0.04 μm，柵氧化層的厚度為0.002 μm，溝道寬度為0.09 μm，其余各區(qū)域的尺寸及摻雜濃度范圍等信息如圖。

圖1 MOS 器件結(jié)構(gòu)示意Fig.1 Schematic diagram of MOS device structure

本文仿真所用到的物理模型主要包括“載流子產(chǎn)生–復合模型”、“遷移率模型”和“載流子統(tǒng)計模型”。其中“載流子產(chǎn)生–復合模型”調(diào)用了SRH（Shockley-Read-Hall）復合模型[14]和Auger 復合模型[15]；“遷移率模型”調(diào)用了溫度依賴遷移率模型（Analytic）[16]和濃度依賴遷移率模型（Conmob）[17]；“載流子統(tǒng)計模型”調(diào)用了Fermi-Dirac 模型[18]和能帶變窄（BGN）模型[19]。這些均為MOS 器件仿真用的典型物理模型。

根據(jù)上述典型物理模型和器件電學模型，對器件進行電學特性仿真。器件偏置條件選取器件特性測量中的典型數(shù)值；NMOS 管和PMOS 管的轉(zhuǎn)移特性曲線均通過加0.05 V 的漏極電壓獲得，輸出特性曲線通過加1 V 的柵極電壓獲得。在獲得轉(zhuǎn)移和輸出特性曲線后，提取TCAD 器件的SPICE 參數(shù)并構(gòu)建SPICE 模型。圖2 和圖3 分別為兩種MOS 器件的轉(zhuǎn)移特性和輸出特性曲線，從圖中可見，TCAD 數(shù)據(jù)和SPICE 數(shù)據(jù)具有較高的符合度，表明已建立的器件SPICE 模型較為準確，可用于進一步的SRAM 電路級仿真。

圖3 MOS 器件的輸出特性曲線Fig.3 Output characteristic curves of MOS devices

在器件電學模型基礎上，利用TCAD 的器件仿真器定義重離子入射器件后因碰撞離化產(chǎn)生的“電子–空穴”對的空間和時間分布信息，構(gòu)建器件單粒子模型。碰撞離化模型采用的是常用的Selberherr模型[20]，粒子的徑跡半徑為0.02 μm，深度為貫穿器件，角度為垂直入射，生成電荷脈沖的峰值時間為4 ps，電荷脈沖的特征時間為2 ps，仿真溫度為室溫（300 K）。對MOS 管的不同位置進行SEE 仿真，對得到的瞬態(tài)時間–電流曲線進行積分并排序，定義其最大值對應的位置為MOS 管敏感位置，即SEE入射位置。在不加總劑量輻照的情況下，對器件進行不同LET 值的SEE 仿真，圖4 所示為不同LET值對應的漏極瞬態(tài)電流值。由圖可知，漏極瞬態(tài)電流隨著LET 值的增加而增大。對漏極瞬態(tài)電流曲線進行積分，可以得到對應的電荷量。將不同LET 值得到的瞬態(tài)電流注入SRAM 電路中，通過SRAM 的翻轉(zhuǎn)情況得到臨界LET 值和對應的臨界翻轉(zhuǎn)電荷。

圖4 不同LET 值對應的漏極瞬態(tài)電流值Fig.4 Drain transient currents under different LET values

將TCAD 構(gòu)建的器件模型引入SRAM 的電路級模型中，根據(jù)TCAD 器件仿真結(jié)果得到存儲單元的敏感節(jié)點在關斷的MOS 管漏區(qū)，因此在SPICE電路模型中，在關斷的MOS 管漏區(qū)自定義電流源來模擬瞬態(tài)電流注入。

在器件電學模型基礎上，利用TCAD 的器件仿真器構(gòu)建器件總劑量模型。通過INTTRAP 語句在半導體帶隙內(nèi)的離散能級上激活界面缺陷陷阱，并設置陷阱類別為受主型、內(nèi)部材料為氧化物/硅，確定離散陷阱水平的能量（E.LEVEL）和陷阱級別的最大狀態(tài)密度（DENSITY）等參數(shù)，模擬電離輻射在Si/SiO2界面產(chǎn)生的陷阱電荷密度。INTERFACE用于定義氧化物/硅面上的固定電荷密度，模擬電離輻射在SiO2中產(chǎn)生的氧化層陷阱電荷密度。參考與文獻中具有相同工藝的MOS 器件在不同劑量下的漏電流偏移量[21]和閾值電壓漂移量[22]，在數(shù)值模擬中加入上述TID 模型進行仿真，分析器件在300、600、800 krad(Si)的輻照劑量下的電學曲線退化情況，得到MOS 器件的轉(zhuǎn)移特性隨不同總劑量水平的變化，如圖5 所示。從圖中可以看出，NMOS管的關態(tài)漏電流隨劑量的增加而增大，而PMOS 管的關態(tài)漏電流隨總劑量的增加變化不大。

圖5 MOS 管的轉(zhuǎn)移特性隨不同總劑量水平的變化Fig.5 Transfer characteristics of MOS transistor varied with total doses

為研究TID 和SEE 協(xié)合效應對器件SEU 的影響，在上述構(gòu)建的總劑量模型中加入單粒子仿真模塊進行模擬，分析器件在300、600、800 krad(Si)的輻照劑量下的SEE 特性。圖6 所示為輻照不同劑量后，LET 值為10 MeV·cm2·mg-1時所對應的漏極瞬態(tài)電流值。由圖可知，NMOS 管漏極瞬態(tài)電流峰值隨總劑量水平的增加而增大，而PMOS 管漏極瞬態(tài)電流峰值隨總劑量的增加變化不大，這與圖5(b)中PMOS 關態(tài)漏電流對總劑量不敏感的表現(xiàn)相符合。

圖6 不同總劑量輻照后的MOS 漏極瞬態(tài)電流值Fig.6 Drain transient currents of MOS after radiation of different total doses

2 TID 與SEE 協(xié)合效應對SRAM 存儲單元SEU 敏感性的影響

典型的SRAM 六管存儲單元結(jié)構(gòu)如圖7 所示，主要由4 個NMOS 管和2 個PMOS 管組成。通常，M1 和M3 被稱為下拉NMOS 管，M2 和M4被稱為上拉PMOS 管或者負載PMOS 管，M5 和M6 被稱為導通NMOS 管。其中，M1 和M2、M3 和M4 分別構(gòu)成2 個反相器，存儲邏輯相反的信息。協(xié)合效應對傳輸管M5 和M6 的影響可以忽略。

圖7 MOS 器件存儲單元結(jié)構(gòu)示意圖Fig.7 Structure schematic diagram of a storage cell of MOS device

2.1 TID 與SEE 協(xié)合效應仿真結(jié)果

SRAM 的中心單管M1、M2、M3 和M4 均使用前文所構(gòu)建的單管器件模型，提取其SPICE 參數(shù)進行電路仿真。若重離子作用在工作狀態(tài)1，即存儲節(jié)點BC =“1”，BCN=“0”，則M2 和M3 為導通狀態(tài)，M1 和M4 為斷開狀態(tài)，此時對單粒子敏感的區(qū)域為關態(tài)M1 的漏極和M4 的漏極。若重離子作用在工作狀態(tài)2，即存儲節(jié)點BC =“0”，BCN=“1”，則M1 和M4 為導通狀態(tài)，M2 和M3 為斷開狀態(tài)，此時對單粒子敏感的區(qū)域為關態(tài)M2 的漏極和M3 的漏極。當累計總劑量輻照階段為工作狀態(tài)1 時，M1 和M4 為斷開狀態(tài)，M2 和M3 為導通狀態(tài)，受損傷的單管主要為M2 和M3，且由于M2 柵極為高電平，故其損傷最為嚴重[23]；當累計總劑量輻照階段為工作狀態(tài)2 時，M2 和M3 為斷開狀態(tài)，M1 和M4 為導通狀態(tài)，受損傷的單管主要為M1 和M4，由于M1 柵極為高電平，故其損傷最為嚴重。

為方便研究，固定累計總劑量輻照階段為工作狀態(tài)2，即存儲節(jié)點BC=“0”，BCN=“1”，仿真重離子分別入射4 個中心單管（M1～M4）的漏極，分析TID 對SRAM 的SEU 敏感性影響。由上述分析可知，此時M1 總劑量損傷最為嚴重，且當器件尺寸減小達到深亞微米尺度（特征尺寸≤0.25 μm）時，可以忽略TID 對PMOS 單管的影響[7]，僅將電路模型中的M1 管替換為受到總劑量輻照后的SPICE 模型進行仿真。本文使用臨界電荷來表征TID 對器件SEU 敏感性的影響，臨界電荷是指導致SRAM 存儲單元敏感節(jié)點發(fā)生SEU 效應時收集到的最小累積電荷量，其大小決定了SRAM 存儲單元抗SEU 效應的能力[24]。通過對具有臨界LET 值的單粒子入射SRAM 得到的瞬態(tài)電流–時間曲線進行積分，可以得到對應的臨界電荷。SRAM 的翻轉(zhuǎn)LET 閾值和臨界翻轉(zhuǎn)電荷如表1 和表2 所示。

表1 SRAM 的翻轉(zhuǎn)LET 閾值Table 1 LET threshold of SEU in SRAM單位：(MeV·cm2·mg-1)

表2 SRAM 的臨界翻轉(zhuǎn)電荷Table 2 Critical charge of SEU in SRAM單位：fC

圖8 為重離子分別入射4 個關態(tài)MOS 管漏極敏感位置得到的臨界翻轉(zhuǎn)電荷。如圖所示，隨著累計總劑量的增加，SRAM 的SEU 敏感性發(fā)生不同的變化趨勢。當單粒子入射關態(tài)M1 和M4 的漏極，即重離子作用在工作狀態(tài)1 時，重離子和總劑量輻照作用在相反工作狀態(tài)，SRAM 發(fā)生SEU 的臨界電荷變小，即SEU 敏感性隨著總劑量值的增加而增大，且重離子入射關態(tài)PMOS 管時，翻轉(zhuǎn)敏感性增大幅度較明顯，如圖8 中綠色M4 線所示；入射關態(tài)NMOS 管時，變化較小，如圖8 中紅色M1線所示。

當單粒子入射關態(tài)M2 和M3 的漏極，即重離子作用在工作狀態(tài)2 時，重離子和總劑量輻照作用在相同工作狀態(tài)，SRAM 發(fā)生SEU 的臨界電荷變大，即SEU 敏感性隨著總劑量值的增加而減小，且重離子入射關態(tài)PMOS 管時，敏感性減小幅度較明顯，如圖8 中藍色M2 線所示；入射關態(tài)NMOS管時，變化較小，如圖8 中黑色M3 線所示。

圖8 重離子入射關態(tài)MOS 管漏極敏感位置的SEU 臨界電荷Fig.8 Critical charge of SEU induced by heavy ion incidence at sensitive positions of the drain of off-state MOS

2.2 TID 與SEE 協(xié)合效應對SEU 敏感性影響機理分析

若重離子入射M1 的漏極，引起的瞬態(tài)電流使漏極電位降低。當漏極電位由高電平降到低電平，但M2 管仍然導通時，存儲單元的狀態(tài)是不穩(wěn)定的。這時電路存在兩個相互競爭的過程，即恢復過程和反饋過程。其中，恢復過程為電源VDD通過M2 管給M3 管柵電容充電，使M1 管漏極電位上升，電路恢復初始狀態(tài)，恢復時間記為tr，如圖9(a)所示，紅色路線示意重離子入射M1 的漏極后恢復過程的等效電路。反饋過程為M1 漏極電位降低，耦合到M3 和M4 的柵極，使得M3 截止，同時M4 導通，M3 漏極電位升高，反饋到M1 和M2的柵極，使M1 導通，同時M2 截止，這時存儲狀態(tài)由“1”變?yōu)椤?”，反饋時間tf為M1 和M4 管從截止到導通與M2 和M3 管從導通到截止的狀態(tài)轉(zhuǎn)換時間之和。反饋時間與恢復時間的差值(tf–tr)越大，SRAM 越不容易翻轉(zhuǎn)。M1 從截止到導通的轉(zhuǎn)換時間[25]為

式中：Cg2為M3 的柵電容；Kn1為M1 的跨導參數(shù)；VTn1為M1 的閾值電壓。顯然，ton受到VTn1的影響，考慮到VDD遠大于VTn1，式(1)可簡化為

由于M1 受到總劑量損傷，其閾值電壓減小，同時跨導參數(shù)Kn1的值保持不變[26]，則M1 從截止到導通的轉(zhuǎn)換時間ton縮短，反饋時間tf縮短即(tf–tr)減小，此時反饋過程對電路的貢獻更大，器件邏輯更容易翻轉(zhuǎn)，SRAM 翻轉(zhuǎn)敏感性增大。若重離子入射M4 的漏極，如圖9(b)所示，紅色路線示意重離子入射后恢復過程的等效電路，與M1 類似，(tf–tr)減小，器件邏輯更容易翻轉(zhuǎn)，SRAM 翻轉(zhuǎn)敏感性增大。

圖9 離子入射M1 或M4 后恢復過程等效電路Fig.9 Equivalent circuit of recovery process after ion incidence to M1 or M4

若重離子入射M2 的漏極，使漏極電位升高。這時恢復過程為電源VDD通過M1 管給M4 管柵電容充電，使M2 管漏極電位下降，電路恢復初始狀態(tài)，恢復時間為tr，如圖10(a)所示，紅色路線示意重離子入射M2 的漏極后恢復過程的等效電路；反饋過程為M2 漏極電位上升，耦合到M3 和M4 的柵極，使得M4 截止，M3 導通，M3 管漏極電位下降，反饋到M1 和M2 的柵極，使M2 導通，M1 截止，這時存儲狀態(tài)由“0”變?yōu)椤?”，反饋時間tf為M2 和M3 管從截止到導通與M1 和M4 管從導通到截止的狀態(tài)轉(zhuǎn)換時間之和?；謴蜁r間[25]為

式中Ron為M1 的導通電阻，

其中β為M1 的放大倍數(shù)。顯然，tr也受到VTn1的影響。由于M1 受到總劑量損傷，其閾值電壓減小，M1 導通電阻Ron減小，恢復時間tr縮短，即(tf–tr)增大，此時恢復過程對電路的貢獻更大，器件邏輯不容易翻轉(zhuǎn)，SRAM 翻轉(zhuǎn)敏感性減小。若單粒子入射M3 的漏極，如圖10(b)所示，紅色路線示意重離子入射后恢復過程的等效電路，與M2 類似，(tf–tr)增大，器件邏輯更不容易翻轉(zhuǎn)，SRAM 翻轉(zhuǎn)敏感性減小。

圖10 離子入射M2 或M3 后恢復過程等效電路Fig.10 Equivalent circuit of recovery process after ion incidence to M2 or M3

由上述分析可知，當TID 和SEE 作用在器件相反工作狀態(tài)時，SRAM 單元SEU 敏感性將隨著總劑量值的增大而更敏感；TID 和SEE 作用在器件相同工作狀態(tài)時，SRAM 單元SEU 敏感性將隨著總劑量值的增大而減弱。并且，當重離子分別入射關態(tài)N 管和關態(tài)P 管時，TID 對SEU 的敏感性是不一樣的，表現(xiàn)為關態(tài)P 管對TID 與SEE 的協(xié)合作用更加敏感。

不同關態(tài)器件TID 對SEU 敏感性影響的差異性可解釋如下：當重離子入射關態(tài)P 管M4 漏極時，反饋過程對電路貢獻更大。反饋過程中M1 的柵壓增大，使M1 由截止轉(zhuǎn)為導通狀態(tài)，此時M1漏極電位下降，導致M3 截止和M4 導通，存儲狀態(tài)發(fā)生翻轉(zhuǎn)，整個過程受M1 的參數(shù)影響較大。由于M1 為總劑量損傷最為嚴重的單管，輻照后其閾值電壓和電路SPICE 模型均發(fā)生了明顯改變，因此關態(tài)P 管M4 對TID 與SEE 的協(xié)合作用更加敏感。

當重離子入射關態(tài)P 管M2 漏極時，恢復過程對電路貢獻更大。該過程中，電源VDD通過M1 管給M4 管柵電容充電，使M2 管漏極電位下降，電路恢復初始狀態(tài)，M1 的導通電阻對恢復時間影響較大。相比之下，當重離子入射關態(tài)N 管M3 漏極時，在恢復過程中，M1 的柵電容對恢復時間影響較大，由TID 引起的氧化物陷阱電荷使C-V 曲線負向漂移[27]，M1 的柵電容會減小。但當MOS 器件的特征尺寸不斷縮小至90 nm 及以下時，為了改善短溝道效應，溝道的摻雜濃度不斷提高。為了調(diào)節(jié)閾值電壓，柵氧化層的厚度也不斷減小，如典型值2 nm，此時輻照在柵氧化層引入的缺陷變小，故柵電容的變化量很小。因此，關態(tài)P 管M2 對TID 與SEE 的協(xié)合作用更加敏感。

3 結(jié)束語

本文利用TCAD 和SPICE 模擬仿真TID 和SEE 的協(xié)合作用對90 nm SRAM 器件SEU 敏感性的影響機制，研究發(fā)現(xiàn)：當TID 和SEE 作用在相反工作階段時，SRAM 單元SEU 敏感性隨著總劑量值的增加而增大，當劑量從0 增至800 krad(Si)時，若重離子入射關態(tài)P 管，SRAM 發(fā)生SEU 的臨界電荷由1.23 fC 減小至1.02 fC；入射關態(tài)N 管時，臨界電荷由1.04 fC 減小至1.00 fC。當TID 和SEE 作用在相同工作階段時，SRAM 單元SEU 敏感性隨著總劑量值的增加而減弱，入射關態(tài)P 管時，臨界電荷由1.23 fC 增大至1.60 fC；入射關態(tài)N 管時，臨界電荷由1.04 fC 增大至1.07 fC。這一規(guī)律與西北核技術研究所丁李利研究結(jié)果[7]相一致。另外，研究結(jié)果還表明，與關態(tài)N 管相比，關態(tài)P 管對TID與SEE 的協(xié)合作用更加敏感，表現(xiàn)為重離子入射關態(tài)P 管后臨界電荷變化量更大。文中對此給出了電路層面的解釋：由于SRAM 的下拉NMOS 管M1受到總劑量輻照損傷，電學參數(shù)發(fā)生退化，使得電路恢復過程和反饋過程的時間發(fā)生改變，并且重離子入射關態(tài)P 管和關態(tài)N 管時，電路恢復過程和反饋過程貢獻程度不同，從而導致SEU 敏感性出現(xiàn)不同的趨勢。本文結(jié)果為SRAM 器件在空間輻射環(huán)境下的輻射效應研究提供了理論基礎，后續(xù)將針對SRAM 器件的抗輻射加固進行更深入的研究。