納米器件單粒子瞬態(tài)仿真研究*

殷亞楠，王玧真，邱一武，周昕杰，郭 剛

（1.中國電子科技集團公司第五十八研究所，江蘇無錫 214072；2.中國原子能科學研究院，北京 102413）

1 引言

在空間輻射環(huán)境中電子元器件會受到各種宇宙射線和粒子輻射的影響，其中單粒子效應（SEE）作為破壞性最為顯著的一種輻射效應，已經成為學者們關注的重點。而隨著航空航天電子元器件工作頻率不斷增加、工作電壓不斷降低、器件尺寸不斷縮小，SEE 的影響也越來越大。尤其是到納米特征尺寸以后，SEE已經成為影響電路可靠性的最關鍵因素之一[1-2]。

單粒子瞬態(tài)（SET）效應是SEE 最重要的子類之一，是入射粒子引起電流和電壓的瞬時波動，主要發(fā)生在邏輯電路部分[3]。與時序邏輯電路中的單粒子翻轉效應相比，組合邏輯電路中的軟錯誤研究相對滯后，這是因為SET 效應在實驗上難以觀測，到20 世紀80 年代，針對組合邏輯電路中的SET 效應才逐漸引起人們的關注[4]。隨著集成電路的不斷發(fā)展，器件的工藝特征尺寸不斷縮減，時鐘頻率在不斷上升，使得由SET 導致的電路軟錯誤數量逐漸呈現上升趨勢。當特征尺寸達到納米級別后，組合邏輯電路中SET 導致的軟錯誤已經成為集成電路中軟錯誤的主要來源[5-6]。而組合邏輯電路中的SET 效應隨工藝尺寸的縮減將會越來越嚴重，在這方面開展相應的研究也愈發(fā)緊迫和重要，集成電路中SET 相關方面的研究已經成為當前SEE 研究中的熱點和難點[7-10]。

本文利用Silvaco 公司的計算機輔助設計（TCAD）仿真軟件，結合28 nm 體硅器件的工藝參數，建立了相應的器件模型，對不同參數下的器件SET 效應進行模擬仿真，分析不同條件下器件的電荷收集機制和影響范圍，為利用電荷共享效應進行加固技術研究提供技術指導。

2 器件結構描述

基于TCAD 仿真軟件對28 nm 體硅器件進行建模，根據相應的器件參數構建了N 型金屬-氧化物-半導體（NMOS）晶體管和P 型金屬-氧化物-半導體(PMOS)晶體管模型，通過調整各項摻雜濃度，對器件進行校準，使其電特性與SPICE 模型基本一致。以此為基礎，構建了反相器結構，TCAD 反相器模型如圖1所示。其中NMOS 晶體管的W/L為100 nm/28 nm，PMOS 晶體管的W/L為200 nm/28 nm。

圖1 TCAD 反相器模型

在仿真過程中，初始狀態(tài)反相器的輸入為0 V、輸出為0.9 V，NMOS 晶體管PN 結反偏，處于關態(tài)，此時它的漏極是SEE 的敏感節(jié)點。仿真時重離子的轟擊區(qū)域為NMOS 晶體管的漏極區(qū)域，重離子模型具有高斯分布特性，半徑為50 nm，半衰時間指數為0.2 ps。

3 仿真結果與分析

3.1 不同間距的影響

首先研究了不同器件間距下粒子在反相器中產生的SET。圖2 是NMOS 漏極和PMOS 漏極之間的間距在0.2～4.2 μm 之間變化時，線狀能量傳遞值（LET）為75 MeV·cm2·mg-1、入射方向為垂直入射的粒子對反相器輸出電壓的影響。從圖2 中可以看出，入射粒子使反相器的輸出電壓產生了向下的SET 脈沖。而隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET 脈沖的幅度和寬度也隨之減小，使得反相器的單粒子敏感性降低。

圖2 NMOS 漏極和PMOS 漏極間距對反相器SET 脈沖的影響

SET 脈沖的幅度和寬度隨NMOS 漏極與PMOS漏極之間間距的變化關系如圖3 所示（以NMOS 漏極和PMOS 漏極之間的間距為4.2 μm 時SET 脈沖作歸一化處理）。從圖3 中可以看出，隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET 幅度的減小程度急劇增加，SET 寬度呈現出線性減小的趨勢。與NMOS漏極和PMOS 漏極之間的間距為4.2 μm 時的情況相比，當NMOS 漏極和PMOS 漏極之間的間距為0.2 μm 時，SET 脈沖的幅度大約降低了71%，SET 脈沖寬度大約減少了93%。

圖3 粒子的LET 值為75 MeV·cm2·mg-1 時，SET脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關系

當粒子的LET 值分別為37 MeV·cm2·mg-1和15 MeV·cm2·mg-1時，NMOS 漏極和PMOS 漏極間距對反相器SET 脈沖的影響如圖4 所示，SET 脈沖的幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系如圖5、6 所示（以NMOS 漏極和PMOS 漏極之間的間距為4.2 μm 時SET 脈沖作歸一化處理）。

圖4 粒子LET 值不同時NMOS 漏極和PMOS 漏極間距對反相器SET 脈沖的影響

圖5 粒子LET 值為37 MeV·cm2·mg-1 時，SET 脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關系

從圖5 可以看出，粒子LET 值為37 MeV·cm2·mg-1時與粒子LET 值為75 MeV·cm2·mg-1時的情況類似，隨著NMOS 漏極和PMOS 漏極之間間距的減小，SET幅度的減小程度急劇增加，SET 寬度呈現出線性減小的趨勢。當粒子的LET 值為37 MeV·cm2·mg-1時，與NMOS 漏極和PMOS 漏極之間間距為4.2 μm 時的情況相比，當NMOS 漏極和PMOS 漏極之間間距為0.2 μm 時，SET 脈沖的幅度大約降低了85%，SET 脈沖寬度大約減少了95%，此時重離子在反相器中產生的SET 脈沖基本可以忽略。

圖6中當粒子的LET 值為15 MeV·cm2·mg-1時，與NMOS 漏極和PMOS 漏極之間間距為4.2 μm 時的情況相比，當NMOS 漏極和PMOS 漏極之間間距為0.2 μm 時，SET 脈沖的幅度大約降低了90%，SET 脈沖寬度大約減少了97%，此時重離子在反相器中產生的SET 脈沖基本可以忽略。

圖6 粒子LET 值為15 MeV·cm2·mg-1 時，SET 脈沖隨NMOS 漏極和PMOS 漏極之間間距的變化關系

當重離子入射到MOS 管后將產生大量電子空穴對，經過漂移、擴散、雙極放大效應，被MOS 管收集。當MOS 管處于反向偏置時，其漏端最為敏感。NMOS漏極接高電平，有大量的電子向漏極漂移和擴散，當積累到一定程度會將漏極電位由“1”拉到“0”；PMOS漏極接低電平，有大量的空穴向漏極漂移和擴散，當積累到一定程度會將漏極電位由“0”拉到“1”。當MOS管處于正向偏置時，其對于SEE 不敏感。NMOS 漏極接低電平，有少量的電子被NMOS 收集；PMOS 漏極接高電平，有少量的空穴被PMOS 收集。

對于本文仿真的情況，重離子會影響反相器中處于反向偏置的NMOS 管和處于正向偏置的PMOS管。當重離子入射到處于反向偏置的NMOS 晶體管漏極區(qū)域，重離子所產生的負電荷會被漏極所收集，在反相器的輸出電壓中引起一個較大的從“1”到“0”的“負向”瞬態(tài)脈沖，如圖7（a）所示；當重離子入射到正向偏置的PMOS 晶體管漏極區(qū)域，重離子所產生的正電荷會被漏極區(qū)域收集，引起小的從“1”到正“1”的“正向”瞬態(tài)脈沖，反相器輸出的邏輯狀態(tài)不會改變，如圖7（b）所示。而當反相器中的NMOS 漏極和PMOS 漏極間距小于一定程度時，粒子所產生的電荷就能夠被反偏的NMOS 漏極和正偏的PMOS 漏極收集到，這樣一個入射粒子就能同時影響兩個區(qū)域。由于在電路上NMOS 的漏極和PMOS 的漏極是同一邏輯節(jié)點，粒子在“OFF”狀態(tài)NMOS 漏極所產生較大的從“1”到“0”的“負向”瞬態(tài)脈沖就會被粒子在“ON”狀態(tài)PMOS漏極所產生的從“1”到正“1”的“正向”瞬態(tài)脈沖抵消掉一部分，即入射粒子同一時間影響到了NMOS 晶體管漏極區(qū)域和PMOS 晶體管漏極區(qū)域，在PMOS 晶體管漏極區(qū)域由于收集正電荷所引起的正向電壓波動會補償NMOS 晶體管漏極區(qū)域由于收集負電荷所引起的負向電壓波動，使入射粒子引起的瞬態(tài)脈沖減弱，從而使反相器中的輸出電壓SET 脈沖的幅度和寬度減小，見圖7（c）。而SET 脈沖的幅度和寬度減小量取決于PMOS 漏極和NMOS 漏極所收集到的電荷量。由粒子在硅中所產生的電荷分布特性可知，離粒子入射位置越遠，所收集到的電荷量也越少。所以當入射粒子的位置與NMOS 的距離固定時，PMOS 漏極所收集到的電荷量就隨著NMOS 和PMOS 的間距減小而增加，從而使得反相器中的輸出電壓SET 脈沖的幅度和寬度隨著NMOS 和PMOS 的間距減小而減小。

圖7 入射粒子位置對反相器輸出電壓的影響

3.2 角度的影響

除了垂直入射的情況，本文還研究了在不同的入射角度下，28 nm 體硅CMOS 反相器中的電荷共享效應。在本文所有的斜入射情況仿真中，仿真粒子入射方向為從NMOS 管朝向PMOS 管。

當粒子的LET 值為75 MeV·cm2·mg-1、入射角度為30°和60°時，重離子在反相器中產生的SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系如圖8 所示。從圖中可以看出，與垂直入射的情況類似，隨著NMOS 漏極和PMOS 漏極之間間距的減小，反相器的SET 脈沖幅度和寬度有明顯的減小。與垂直入射的情況相比，在器件間距相同的情況下，傾角入射下反相器的SET 脈沖幅度和寬度有明顯的減小，入射角度越大，SET 脈沖幅度和寬度越小。當器件間距為4.2 μm、入射角度為30°時，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的93.9%和70.8%；入射角度為60°時，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的81.1%和29.9%。器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。

圖8 粒子LET 值為75 MeV·cm2·mg-1 時，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系

當粒子的LET 值分別為37 MeV·cm2·mg-1和15 MeV·cm2·mg-1時，不同入射角度下，重離子在反相器中產生的SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系如圖9 和10 所示。

與粒子的LET 值為75 MeV·cm2·mg-1時的情況類似，在器件間距相同的情況下，傾角入射下反相器的SET 脈沖幅度和寬度有明顯的減小，在入射角度為60°時，體硅CMOS 反相器漏極之間的電荷共享效應比入射角度為30°時更加顯著。當入射粒子LET 為37 MeV·cm2·mg-1、器件間距為4.2 μm 時，入射角度為30°時重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的81.3%和71.2%（見圖9）；入射角度為60°時，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的52.7%和29.7%（見圖9）。器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。當入射粒子LET 為15 MeV·cm2·mg-1、器件間距為4.2 μm、入射角度為30°時，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的80.6%和86.4%（見圖10）；入射角度為60°時，重離子在反相器中瞬態(tài)脈沖幅度和寬度分別為垂直入射情況下的58.1%和38.9%（見圖10）。同樣的，器件間距越小，傾角入射下瞬態(tài)脈沖的減小程度就越大。

圖9 粒子LET 值為37 MeV·cm2·mg-1 時，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系

圖10 粒子LET 值為15 MeV·cm2·mg-1 時，不同入射角度下SET 脈沖幅度和寬度隨NMOS 漏極和PMOS 漏極之間間距的變化關系

當粒子傾角入射時，NMOS 的漏極和PMOS 的漏極之間的電荷共享效應會被進一步加劇，并且入射角越大，電荷共享效應就越顯著，在仿真結果中，入射角為60°時NMOS 的漏極和PMOS 的漏極之間的電荷共享效應最為明顯。在LET 為15 MeV·cm2·mg-1、NMOS 漏極和PMOS 漏極之間的間距小于0.6 μm時，重離子幾乎不會影響體硅CMOS 反相器的輸出信號。這是因為隨著粒子入射角的不斷增加，粒子軌跡越靠近從器件的漏端，重離子在其軌跡上產生的電子空穴對更容易被從器件收集，而主器件所收集的電荷會減弱，角度對PMOS 管的影響要遠遠大于對NMOS管的影響，大量的電荷直接在PMOS 管下產生。由于PMOS 的電荷共享收集主要依靠電荷的擴散，入射角的增加使得粒子入射軌跡上產生的電荷直接位于PMOS 漏極下，極大地減小了電荷向PMOS 管的擴散距離，使得PMOS 管收集電荷更加容易。NMOS 的漏極和PMOS 的漏極之間的電荷共享效應會被進一步加劇，從而使得反相器中的輸出電壓SET 脈沖的幅度和寬度進一步減小。

4 結論

本文采用TCAD 軟件建立了28 nm 體硅工藝的三維器件模型，研究了在不同粒子LET 值、器件間距和粒子入射角度等參數下重離子在28 nm 反相器中產生的SET 脈沖的變化規(guī)律。研究發(fā)現可以利用反相器中正向偏置晶體管和反相偏置晶體管的電荷共享效應來減弱重離子產生的瞬態(tài)脈沖。仿真結果表明：隨著NMOS 的漏極和PMOS 的漏極之間間距的減小，電荷共享效應會使重離子在反相器中產生的SET脈沖的幅度和寬度也隨之減小。隨著粒子入射角度的增大，這種電荷共享效應就更加明顯。當粒子入射角為60°、LET 為15 MeV·cm2·mg-1、NMOS 漏 極 和PMOS 漏極之間的間距小于0.6 μm 時，重離子幾乎不會影響體硅CMOS 反相器的輸出信號。在未來的抗輻射加固設計中，可以利用這種電荷共享效應，通過合理調節(jié)處于同一邏輯節(jié)點的NMOS 漏極和PMOS 漏極之間的間距來減小重離子所產生的SET 脈沖，從而提高電路的抗SEE 性能。