基于PBL模式的EDA技術(shù)實(shí)驗(yàn)教學(xué)改革

吳 迪，符 策，李 濤，那振宇

（大連海事大學(xué)國家級(jí)電工電子實(shí)驗(yàn)教學(xué)示范中心，遼寧大連 116026）

0 引言

現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）在短短20 多年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心，在計(jì)算機(jī)硬件、通信、航空航天和汽車電子等諸多領(lǐng)域有著廣泛的應(yīng)用，是現(xiàn)代集成電路設(shè)計(jì)驗(yàn)證的技術(shù)主流［1-5］。5G快速發(fā)展和商用的情況下，將會(huì)帶來龐大的FPGA增量市場(chǎng)，對(duì)FPGA人才的需求不斷增長。EDA技術(shù)這門課程前接數(shù)字電子技術(shù)，后接集成電路設(shè)計(jì)、嵌入式技術(shù)、數(shù)字信號(hào)處理等課程，在本科數(shù)字系統(tǒng)實(shí)踐類課程中具有承上啟下的重要作用。

隨著工程教育認(rèn)證的開展，多門課程的學(xué)時(shí)數(shù)進(jìn)行了調(diào)整，傳統(tǒng)的實(shí)驗(yàn)教學(xué)模式不適合短學(xué)時(shí)的綜合實(shí)驗(yàn)教學(xué)。以EDA技術(shù)實(shí)驗(yàn)為例，傳統(tǒng)實(shí)驗(yàn)教學(xué)中基礎(chǔ)實(shí)驗(yàn)與綜合設(shè)計(jì)缺少緊密聯(lián)系，綜合設(shè)計(jì)環(huán)節(jié)缺乏有效的指導(dǎo)，學(xué)生在短學(xué)時(shí)內(nèi)只能完成數(shù)字鐘、搶答器這樣簡單系統(tǒng)的簡單功能，不利于學(xué)生工程實(shí)踐能力培養(yǎng)，學(xué)生在參加各項(xiàng)學(xué)科競(jìng)賽時(shí)明顯解決復(fù)雜工程問題的能力不足。

因此，我校將問題驅(qū)動(dòng)的教學(xué)模式（Problem-Based Learning，PBL）引入到EDA技術(shù)實(shí)驗(yàn)教學(xué)［6-9］，以綜合設(shè)計(jì)作為待解決的問題，反向設(shè)計(jì)基礎(chǔ)實(shí)驗(yàn)內(nèi)容，在基礎(chǔ)實(shí)驗(yàn)環(huán)節(jié)加強(qiáng)對(duì)綜合設(shè)計(jì)的指導(dǎo)，以學(xué)生為主體在老師引導(dǎo)下主動(dòng)尋求解決問題的答案，帶著明確的學(xué)習(xí)目的參與到理論與實(shí)驗(yàn)教學(xué)的各個(gè)環(huán)節(jié)［10-15］。采用數(shù)字頻率計(jì)作為綜合設(shè)計(jì)的題目，首先數(shù)字頻率計(jì)的核心模塊是計(jì)數(shù)器，學(xué)生容易理解和入門，學(xué)生掌握頻率的測(cè)量方法后，可以進(jìn)一步測(cè)周期、測(cè)占空比、測(cè)信號(hào)相位差等，這些電參量的測(cè)量幾乎每一屆電子設(shè)計(jì)競(jìng)賽都會(huì)涉及。在工程應(yīng)用中頻率因?yàn)闇y(cè)量精度高的特點(diǎn)往往用來傳遞傳感器的測(cè)量參數(shù)，應(yīng)用廣泛。同時(shí)，學(xué)生可選擇多種方案優(yōu)化測(cè)量精度、測(cè)量范圍，適合對(duì)實(shí)驗(yàn)教學(xué)內(nèi)容進(jìn)行層次化設(shè)計(jì)?；赑BL教學(xué)模式，通過精心設(shè)計(jì)綜合設(shè)計(jì)與基礎(chǔ)實(shí)驗(yàn)內(nèi)容，增強(qiáng)實(shí)驗(yàn)課與理論課聯(lián)系，增強(qiáng)基礎(chǔ)實(shí)驗(yàn)對(duì)綜合實(shí)驗(yàn)的指導(dǎo)，增強(qiáng)實(shí)驗(yàn)內(nèi)容對(duì)課程目標(biāo)的支撐。

1 基于PBL的EDA技術(shù)實(shí)驗(yàn)教學(xué)模式設(shè)計(jì)

傳統(tǒng)的EDA實(shí)驗(yàn)教學(xué)模式，學(xué)生在基礎(chǔ)實(shí)驗(yàn)環(huán)節(jié)掌握EDA 軟件的使用流程、硬件描述語言的語言要素、數(shù)字系統(tǒng)的基本設(shè)計(jì)方法，而綜合設(shè)計(jì)環(huán)節(jié)往往缺少有效指導(dǎo)，不適于短學(xué)時(shí)的綜合實(shí)驗(yàn)設(shè)計(jì)。基于問題驅(qū)動(dòng)的實(shí)驗(yàn)教學(xué)模式，以綜合設(shè)計(jì)作為待解決的問題，整個(gè)教學(xué)環(huán)節(jié)圍繞著綜合設(shè)計(jì)內(nèi)容展開，在基礎(chǔ)實(shí)驗(yàn)教學(xué)環(huán)節(jié)加強(qiáng)對(duì)綜合設(shè)計(jì)項(xiàng)目的指導(dǎo)，學(xué)生在同樣的學(xué)時(shí)可以完成更復(fù)雜更綜合的實(shí)驗(yàn)項(xiàng)目。與傳統(tǒng)EDA技術(shù)實(shí)驗(yàn)教學(xué)模式的區(qū)別如圖1 所示。

基于PBL教學(xué)模式的實(shí)驗(yàn)教學(xué)實(shí)施進(jìn)程為：

（1）導(dǎo)入實(shí)驗(yàn)項(xiàng)目。首先在理論課的第一節(jié)課，將EDA技術(shù)這門課程的教學(xué)大綱發(fā)給學(xué)生，并導(dǎo)入綜合設(shè)計(jì)題目，幫助學(xué)生明確每個(gè)學(xué)習(xí)環(huán)節(jié)的目的意義及最終要實(shí)現(xiàn)的成果，使學(xué)生帶著明確的學(xué)習(xí)目的主動(dòng)參與到EDA教學(xué)的每個(gè)環(huán)節(jié)，主動(dòng)尋求答案。

（2）指導(dǎo)學(xué)生分析項(xiàng)目指標(biāo)。指導(dǎo)學(xué)生設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目時(shí)，首先應(yīng)對(duì)系統(tǒng)的指標(biāo)進(jìn)行分析，根據(jù)具體指標(biāo)選擇方案、選擇參數(shù)。以數(shù)字頻率計(jì)為例，需要關(guān)注的指標(biāo)包括精度、測(cè)量頻率范圍、系統(tǒng)響應(yīng)時(shí)間，指導(dǎo)學(xué)生課后查閱資料了解數(shù)字頻率計(jì)的發(fā)展現(xiàn)狀，所能達(dá)到的最大精度、范圍等，擴(kuò)展學(xué)生的專業(yè)視野。

（3）指導(dǎo)學(xué)生選擇方案。介紹數(shù)字頻率計(jì)的基本方案包括測(cè)頻法、測(cè)周法、等精度法，分析各種方案的優(yōu)缺點(diǎn)，給出基本測(cè)量方案的波形圖。引導(dǎo)學(xué)生思考如何根據(jù)不同的系統(tǒng)指標(biāo)，去選擇方案，能否聯(lián)合應(yīng)用多種測(cè)量方案等。

（4）指導(dǎo)學(xué)生進(jìn)行系統(tǒng)頂層設(shè)計(jì)。直接測(cè)頻法是其他頻率測(cè)量方法的基礎(chǔ)，因此在教學(xué)中，以其作為一個(gè)案例，指導(dǎo)學(xué)生如何把一個(gè)抽象的實(shí)際問題，轉(zhuǎn)化為模塊化的數(shù)字系統(tǒng)。以直接側(cè)頻法數(shù)字頻率計(jì)為例，核心模塊包括分頻模塊，產(chǎn)生時(shí)間閘門信號(hào)；計(jì)數(shù)模塊，計(jì)算頻率；顯示模塊；控制模塊，控制清零、使能、鎖存等，如圖2 所示。并指導(dǎo)學(xué)生分析哪些是被控模塊，可以查閱資料找到參考，哪些是主控模塊，是系統(tǒng)設(shè)計(jì)的核心任務(wù)，并給出控制模塊的波形參考圖，作為設(shè)計(jì)提示。引導(dǎo)學(xué)生以直接測(cè)頻法框圖為基礎(chǔ)，根據(jù)等精度測(cè)量的原理，設(shè)計(jì)出等精度測(cè)量的頂層框圖。

圖2 直接側(cè)頻法頂層框圖

（5）對(duì)系統(tǒng)設(shè)計(jì)中的難點(diǎn)進(jìn)行提示。綜合設(shè)計(jì)的提高要求中，要求學(xué)生測(cè)量正弦波、三角波的頻率，學(xué)生熟悉通過設(shè)計(jì)模擬電路將正弦波、三角波轉(zhuǎn)換為方波，但是提示學(xué)生可以考慮用數(shù)字電路的方法解決，例如采用A/D采樣和過零檢測(cè)的方法實(shí)現(xiàn)。

（6）分模塊實(shí)現(xiàn)。將綜合設(shè)計(jì)中的難點(diǎn)重點(diǎn)內(nèi)容，融入平時(shí)基礎(chǔ)實(shí)驗(yàn)中，分模塊實(shí)現(xiàn)。隨著理論教學(xué)的展開，使學(xué)生掌握EDA軟件設(shè)計(jì)流程、IP 核調(diào)用方法、強(qiáng)化練習(xí)硬件描述語言要素、基本數(shù)字系統(tǒng)設(shè)計(jì)方法。同時(shí)，將頻率計(jì)核心模塊設(shè)計(jì)分散到基礎(chǔ)的實(shí)驗(yàn)教學(xué)中。給予學(xué)生充分指導(dǎo)，幫助學(xué)生根據(jù)提示，不斷提高設(shè)計(jì)能力。

（7）綜合設(shè)計(jì)環(huán)節(jié)指導(dǎo)學(xué)生進(jìn)行系統(tǒng)調(diào)試。指導(dǎo)學(xué)生充分利用Modelsim 仿真軟件及邏輯分析儀進(jìn)行系統(tǒng)調(diào)試的方法。系統(tǒng)調(diào)試的順序?yàn)槟K仿真、系統(tǒng)仿真、下載調(diào)試。如果模塊仿真出現(xiàn)問題，重點(diǎn)檢查模塊邏輯設(shè)計(jì)、硬件語言描述規(guī)范性、輸入輸出接口設(shè)置等；系統(tǒng)仿真出現(xiàn)問題，重點(diǎn)關(guān)注連線、接口設(shè)置、是否有重復(fù)模塊等；下載出現(xiàn)問題，重點(diǎn)關(guān)注管腳分配、按鍵設(shè)置，仿真中是否出現(xiàn)毛刺等。系統(tǒng)調(diào)試的方法，見圖3。經(jīng)過基礎(chǔ)實(shí)驗(yàn)的鋪墊和積累，綜合設(shè)計(jì)環(huán)節(jié)學(xué)生的核心任務(wù)為把準(zhǔn)備好的模塊進(jìn)行聯(lián)合調(diào)試及實(shí)現(xiàn)功能擴(kuò)展，要求學(xué)生獨(dú)立解決實(shí)驗(yàn)中遇到的問題。

圖3 數(shù)字系統(tǒng)調(diào)試流程

2 PBL模式下EDA技術(shù)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)

傳統(tǒng)的EDA實(shí)驗(yàn)教學(xué)模式中，基礎(chǔ)實(shí)驗(yàn)內(nèi)容的設(shè)計(jì)主要與EDA技術(shù)的理論課教學(xué)配合圍繞著課程教學(xué)目標(biāo)展開。本門課程的課程目標(biāo)包括：①了解CPLD/FPGA結(jié)構(gòu)、特點(diǎn)、開發(fā)流程、設(shè)計(jì)指導(dǎo)原則、應(yīng)用領(lǐng)域及發(fā)展趨勢(shì)；②理解QuartusⅡ集成開發(fā)工具進(jìn)行邏輯設(shè)計(jì)、綜合、仿真、約束及編程下載方法；③理解Verilog HDL 的語法與要素、常用語句、組合電路及時(shí)序電路設(shè)計(jì)、有限狀態(tài)機(jī)設(shè)計(jì)及仿真與測(cè)試方法；④具有應(yīng)用Verilog HDL進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)、仿真及調(diào)試能力，能分析處理并解釋實(shí)驗(yàn)數(shù)據(jù)。

PBL的教學(xué)模式中，基礎(chǔ)實(shí)驗(yàn)教學(xué)內(nèi)容的設(shè)計(jì)不僅滿足課程目標(biāo)的要求，同時(shí)兼顧了對(duì)綜合設(shè)計(jì)中重要模塊、難點(diǎn)問題的指導(dǎo)，如圖4 所示?；A(chǔ)實(shí)驗(yàn)內(nèi)容包含分頻模塊設(shè)計(jì)、計(jì)數(shù)模塊、顯示模塊、控制模塊的設(shè)計(jì)，為學(xué)生綜合設(shè)計(jì)打下良好的基礎(chǔ)，學(xué)生可以在相同的學(xué)時(shí)內(nèi)，完成更加復(fù)雜的綜合系統(tǒng)設(shè)計(jì)。

圖4 基于PBL教學(xué)模式的EDA實(shí)驗(yàn)內(nèi)容設(shè)計(jì)

2.1 綜合設(shè)計(jì)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)

設(shè)計(jì)綜合設(shè)計(jì)實(shí)驗(yàn)內(nèi)容時(shí)，將數(shù)字頻率計(jì)分為基本、擴(kuò)展和提高要求，如表1 所示?；疽笾袦y(cè)量低頻信號(hào)，學(xué)生采用直接測(cè)頻法、間接測(cè)周法、等精度法都能達(dá)到精度要求。擴(kuò)展要求增大了頻率的測(cè)量范圍，學(xué)生必須選擇正確的測(cè)量方案才能達(dá)到精度要求，并且增加了量程控制功能，學(xué)生需要進(jìn)一步掌握時(shí)序邏輯電路的設(shè)計(jì)方法。提高要求中，增加了占空比和周期測(cè)量，學(xué)生需要添加計(jì)算電路模塊；測(cè)量正弦、三角波頻率，需要將連續(xù)信號(hào)轉(zhuǎn)化為適合數(shù)字電路的脈沖波。鼓勵(lì)學(xué)生通過數(shù)字的方法實(shí)現(xiàn)，使學(xué)生掌握AD芯片的驅(qū)動(dòng)設(shè)計(jì)、過零檢測(cè)模塊的設(shè)計(jì)。提高要求內(nèi)容與2015 年全國電子設(shè)計(jì)競(jìng)賽F題對(duì)應(yīng)，并對(duì)指標(biāo)進(jìn)行了弱化處理，使其滿足EDA技術(shù)課程需求。通過課賽結(jié)合的方式，增加學(xué)生參加學(xué)科競(jìng)賽的信心和積極性。

2.2 基礎(chǔ)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)

每一個(gè)基礎(chǔ)實(shí)驗(yàn)同樣進(jìn)行層次化的設(shè)計(jì)，層次化設(shè)計(jì)的過程不僅是難度的遞增，滿足不同水平學(xué)生需求，同時(shí)也是遞進(jìn)式進(jìn)行技術(shù)指導(dǎo)的過程。基礎(chǔ)實(shí)驗(yàn)內(nèi)容的層次化設(shè)計(jì)，如表2 所示，實(shí)驗(yàn)分為基本要求、擴(kuò)展要求和提高要求，其中基礎(chǔ)要求要求每個(gè)學(xué)生必須完成。

實(shí)驗(yàn)1 主要幫助學(xué)生掌握EDA 軟件開發(fā)流程及借助仿真工具及邏輯分析儀進(jìn)行系統(tǒng)調(diào)試的方法。

實(shí)驗(yàn)2學(xué)生可以選擇Verilog語言或應(yīng)用鎖相環(huán)IP核實(shí)現(xiàn)可控分頻器的設(shè)計(jì)，掌握IP的調(diào)用方法及分頻模塊設(shè)計(jì)方法。

表1 綜合設(shè)計(jì)內(nèi)容的層次化設(shè)計(jì)

表2 EDA技術(shù)基礎(chǔ)實(shí)驗(yàn)內(nèi)容的層次化設(shè)計(jì)

實(shí)驗(yàn)3 學(xué)生在理論課堂已經(jīng)學(xué)習(xí)了Verilog 語言的語言要素，給學(xué)生一段BCD 計(jì)數(shù)器程序，其中設(shè)計(jì)了10 個(gè)錯(cuò)誤，采用試錯(cuò)的方法，加深學(xué)生對(duì)Verilog 語言要素的理解，如wire和reg數(shù)據(jù)類型的區(qū)別、阻塞賦值和非阻塞賦值區(qū)別等。學(xué)生實(shí)驗(yàn)過程中，根據(jù)軟件的提示，進(jìn)行錯(cuò)誤的改正，掌握利用軟件提示進(jìn)行程序調(diào)試的方法。

實(shí)驗(yàn)4 重點(diǎn)練習(xí)BCD 碼計(jì)數(shù)器及數(shù)碼管顯示模塊的設(shè)計(jì)。

實(shí)驗(yàn)5 中用4 個(gè)學(xué)時(shí)強(qiáng)化練習(xí)基于狀態(tài)機(jī)進(jìn)行控制電路設(shè)計(jì)。狀態(tài)機(jī)是設(shè)計(jì)時(shí)序電路的有效方法，具有高速率、高可靠性、結(jié)構(gòu)固定這樣的優(yōu)越性，是eda實(shí)驗(yàn)教學(xué)的重點(diǎn)內(nèi)容之一。指導(dǎo)學(xué)生基于狀態(tài)機(jī)可以實(shí)現(xiàn)頻率計(jì)控制模塊的設(shè)計(jì)、量程自動(dòng)轉(zhuǎn)換模塊的設(shè)計(jì)及AD0809 驅(qū)動(dòng)模塊的設(shè)計(jì)。

5個(gè)基礎(chǔ)實(shí)驗(yàn)，12 個(gè)學(xué)時(shí)的訓(xùn)練，不僅滿足課程目標(biāo)的要求，同時(shí)涵蓋數(shù)字頻率計(jì)的核心模塊設(shè)計(jì)，加強(qiáng)對(duì)綜合設(shè)計(jì)的指導(dǎo)。

2.3 課外實(shí)驗(yàn)資源保障

基于PBL的EDA 技術(shù)實(shí)驗(yàn)教學(xué)模式，雖然綜合設(shè)計(jì)只有4 學(xué)時(shí)，但是綜合設(shè)計(jì)的設(shè)計(jì)過程卻貫穿整個(gè)EDA技術(shù)課程所有教學(xué)環(huán)節(jié)。為了保證學(xué)生不受實(shí)驗(yàn)場(chǎng)地限制，能實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容的擴(kuò)展，學(xué)校自主研發(fā)了口袋實(shí)驗(yàn)板，并向?qū)W生開放FPGA 虛實(shí)結(jié)合遠(yuǎn)程實(shí)驗(yàn)平臺(tái)，如圖5 所示。學(xué)生基于Altera 公司網(wǎng)絡(luò)免費(fèi)版的軟件，可選擇向?qū)嶒?yàn)室借用口袋實(shí)驗(yàn)板或網(wǎng)絡(luò)上訪問虛實(shí)結(jié)合實(shí)驗(yàn)平臺(tái)，隨時(shí)隨地進(jìn)行實(shí)驗(yàn)，為層次化實(shí)驗(yàn)教學(xué)模式提供課外資源的保障。

3 教學(xué)效果

經(jīng)過4 年教學(xué)實(shí)踐基于問題驅(qū)動(dòng)的實(shí)驗(yàn)教學(xué)模式取得了良好的教學(xué)效果。

圖5 課外實(shí)驗(yàn)資源

（1）提升了學(xué)生學(xué)習(xí)的自主性。以導(dǎo)入綜合設(shè)計(jì)題目作為教學(xué)起點(diǎn)，學(xué)生帶著綜合設(shè)計(jì)這個(gè)核心問題參與到整個(gè)教學(xué)環(huán)節(jié)中，作為主體主動(dòng)在老師的指導(dǎo)下尋求答案，具有更明確的學(xué)習(xí)目的。2017 年采用問題驅(qū)動(dòng)實(shí)驗(yàn)教學(xué)模式后，學(xué)生的實(shí)驗(yàn)成績與理論考試成績均明顯提高。

表3 近4 年EDA技術(shù)成績統(tǒng)計(jì)

（2）在相同的學(xué)時(shí)內(nèi)學(xué)生可以完成更加綜合的系統(tǒng)設(shè)計(jì)。改革前后學(xué)生綜合設(shè)計(jì)的完成度統(tǒng)計(jì)如表4所示，在基礎(chǔ)實(shí)驗(yàn)中加強(qiáng)對(duì)綜合設(shè)計(jì)的指導(dǎo)，同樣的學(xué)時(shí)PBL模式可以完成更復(fù)雜的系統(tǒng)設(shè)計(jì)。

表4 學(xué)生綜合設(shè)計(jì)完成度統(tǒng)計(jì) %

（3）擴(kuò)展了學(xué)生的視野。課賽結(jié)合的題目，擴(kuò)展了學(xué)生的視野，增強(qiáng)了學(xué)生參加學(xué)科競(jìng)賽的興趣和信心，綜合運(yùn)用了所學(xué)知識(shí)。2017 年改革以來我校參加電子設(shè)計(jì)競(jìng)賽校內(nèi)選拔賽及全國FPGA創(chuàng)新設(shè)計(jì)競(jìng)賽的隊(duì)數(shù)逐年提高，并取得了良好的成績。

（4）為層次化實(shí)驗(yàn)教學(xué)提供保障。口袋實(shí)驗(yàn)室與遠(yuǎn)程虛實(shí)結(jié)合FPGA 實(shí)驗(yàn)平臺(tái)的應(yīng)用，使學(xué)生不受實(shí)驗(yàn)場(chǎng)地限制，為學(xué)有余力的同學(xué)實(shí)現(xiàn)實(shí)驗(yàn)項(xiàng)目的擴(kuò)展功能、提高功能提供了保障。

4 結(jié)語

本文將基于問題驅(qū)動(dòng)的教學(xué)模式應(yīng)用于EDA 技術(shù)實(shí)驗(yàn)教學(xué)，對(duì)實(shí)驗(yàn)教學(xué)模式、實(shí)驗(yàn)內(nèi)容改革進(jìn)行了詳細(xì)的討論，取得了良好的教學(xué)效果，培養(yǎng)了學(xué)生解決復(fù)雜工程問題的能力。基于問題驅(qū)動(dòng)的實(shí)驗(yàn)教學(xué)模式易于推廣和移植到其他實(shí)踐類課程中，解決學(xué)時(shí)不足，實(shí)驗(yàn)內(nèi)容離散不系統(tǒng)的問題，是一種簡單有效的教學(xué)模式，隨著工程教育認(rèn)證的開展，必將得到越來越廣泛的應(yīng)用。