三值光學(xué)處理器三模冗余表決系統(tǒng)設(shè)計(jì)與實(shí)驗(yàn)

彭 聰,沈云付

(上海大學(xué)計(jì)算機(jī)工程與科學(xué)學(xué)院,上海200444)

近年來(lái),由于超級(jí)計(jì)算機(jī)功耗的急劇上升,關(guān)于新型高性能計(jì)算機(jī)的研究越來(lái)越多[1].三值光學(xué)計(jì)算機(jī)是一種新型的計(jì)算機(jī),其處理器具備可重構(gòu)以及三值計(jì)算的特性.長(zhǎng)期以來(lái),金翊等[2]提出了以無(wú)光態(tài)和偏振方向相互正交的2個(gè)偏振光態(tài)(垂直偏振光和水平偏振光)表示信息,以液晶和偏振片構(gòu)造光學(xué)處理器的三值光學(xué)計(jì)算機(jī)概念和結(jié)構(gòu),基于降值設(shè)計(jì)理論實(shí)現(xiàn)了可重構(gòu)的三值光學(xué)處理器(ternary optical processor,TOP)[3],并利用小規(guī)?，F(xiàn)場(chǎng)可編程門陣列(field programmable gate array,FPGA)芯片驗(yàn)證了新設(shè)計(jì)的重構(gòu)電路等[4].三值光學(xué)計(jì)算機(jī)中均方位移(mean square displacement,MSD)加法器理論與技術(shù)的提出推進(jìn)了其實(shí)現(xiàn)大規(guī)模數(shù)值計(jì)算的進(jìn)程,使得各數(shù)據(jù)位在MSD加法器中能夠并行計(jì)算[5].

對(duì)于任何處理器的設(shè)計(jì)而言,其可靠性至關(guān)重要.目前,三值光學(xué)處理器在可靠性設(shè)計(jì)方面還不夠完善.由于受現(xiàn)有技術(shù)的影響和限制,現(xiàn)在的三值光學(xué)處理器還是一種以電路控制、光路結(jié)構(gòu)計(jì)算的系統(tǒng),其中還存在很多不確定因素影響著三值光學(xué)處理器運(yùn)行的可靠性.引發(fā)三值光學(xué)處理器運(yùn)行失效的原因有：①處理器硬件系統(tǒng)隨著工作時(shí)間的增加而可靠性降低；②不失一般性地,考慮三值光學(xué)處理器的重構(gòu)存儲(chǔ)單元(如FPGA)在遭到諸如電磁干擾等情況時(shí),容易造成處理器系統(tǒng)的重構(gòu)指令和運(yùn)算數(shù)據(jù)錯(cuò)誤.到目前為止,三值漢明碼糾錯(cuò)與檢錯(cuò)技術(shù)的提出在三值光學(xué)計(jì)算機(jī)數(shù)據(jù)通信的可靠性方面起到了一定的作用[6],但仍然沒有一種容錯(cuò)方法能夠直接保障處理器運(yùn)算輸出的正確性.

以三模冗余(triple module redundancy,TMR)的方式對(duì)系統(tǒng)邏輯單元的輸出進(jìn)行表決是提高系統(tǒng)部件可靠性的經(jīng)典的容錯(cuò)技術(shù),其原理是：3個(gè)模塊同時(shí)執(zhí)行相同的操作,采用3取2的原則令大部分相同的輸出作為表決的正確值.在電子計(jì)算機(jī)中關(guān)于三模冗余表決的應(yīng)用是非常普遍的,如當(dāng)靜態(tài)隨機(jī)存取儲(chǔ)器(static random-access memory,SRAM)單元在太空環(huán)境中出現(xiàn)單事件干擾(single event phenomena,SEU)的事故首次被發(fā)現(xiàn)時(shí),Ruano等[7]為可靠性低于100%的存儲(chǔ)芯片電路提出了一種輪替的TMR表決機(jī)制；考慮到電磁環(huán)境的特殊性和復(fù)雜性,Ruano等[8]還提出了一種可靠的TMR投票方案,其目的是為了確保電路嚴(yán)格正確地工作.此外,有很多關(guān)于改進(jìn)仲裁器電路結(jié)構(gòu)的工作,Kshirsagar等[9]設(shè)計(jì)了一種全新的容錯(cuò)架構(gòu)的TMR表決器,并提出了相關(guān)的算法,這種TMR結(jié)構(gòu)可以掩蓋表決器自身所產(chǎn)生的錯(cuò)誤.而Michele等[10]在評(píng)估TMR投票的可靠性時(shí)發(fā)現(xiàn),由于互連擴(kuò)展和增加電路中與選擇器集成存在串?dāng)_問題,因此他們提出了在原來(lái)的TMR表決框架上進(jìn)行再度表決方案.這些成功的三模冗余表決應(yīng)用表明,基于TMR表決的容錯(cuò)方法在提高系統(tǒng)部件的可靠性中起著重要作用,本工作將對(duì)三值光學(xué)處理器展開三模冗余表決系統(tǒng)設(shè)計(jì)與實(shí)驗(yàn).

1 三值光學(xué)處理器簡(jiǎn)介

三值光學(xué)處理器的運(yùn)算單元叫做基礎(chǔ)運(yùn)算單元(basic operation units,BOUs).降值設(shè)計(jì)理論表明,三值光學(xué)處理器可以由18種最基本的基元構(gòu)成,而在三值光學(xué)處理器上任意重構(gòu)的運(yùn)算器將使用不超過(guò)6種基元[11].基元的運(yùn)算采用光的2個(gè)相互垂直的偏振態(tài)(垂直偏振態(tài)和水平偏振態(tài))以及無(wú)光態(tài)表達(dá)信息(見圖1),在本工作中,這3種信息狀態(tài)的數(shù)值符號(hào)分別記為-1,1和0.

1.1 基元

基元在空間上具有統(tǒng)一的結(jié)構(gòu),由主光路和控制光路組成.圖1中,4個(gè)網(wǎng)格陣列區(qū)域表示液晶像素,在這4個(gè)液晶像素區(qū)的正面和背面貼有垂直偏振片或水平偏振片：在VV區(qū)像素的前面和后面都貼有垂直偏振片；VH區(qū)像素的前面貼垂直偏振片而背面貼水平偏振片；HH區(qū)像素的前面和后面都貼有水平偏振片；HV區(qū)像素的前面貼水平偏振片而后面貼垂直偏振片.因此4個(gè)液晶像素區(qū)都具有相同的“偏振片-液晶-偏振片”的三明治結(jié)構(gòu).將4個(gè)區(qū)域左上角的像素相應(yīng)地標(biāo)記為坐標(biāo)(0,0),相同坐標(biāo)的三明治結(jié)構(gòu)的像素位VV(i,j),HV(i,j),VH(i,j)和HH(i,j)構(gòu)成單個(gè)基元主光路的4條子光路,4條子光路擁有對(duì)應(yīng)的控制光路,基元的外部特征如圖2所示.對(duì)于200×100的液晶像素陣列,三值光學(xué)處理器可輕松構(gòu)造出(200×100)/4=5 000個(gè)運(yùn)算單元.

圖1 三值光學(xué)處理器液晶像素陣列區(qū)：組成基元主光路Fig.1 Liquid crystal pixels of TOP：used to make up of the BOUs'main optical path

圖2 基元的外部特征Fig.2 The external feature of single BOU

1.2 基元重構(gòu)運(yùn)算操作及輸出

基元被用于重構(gòu)組合成運(yùn)算器,而對(duì)于每一位基元的重構(gòu)操作,具有如圖2所示的d0d1d2d3d4d5d6d7,a1a2,b1b23個(gè)輸入數(shù)據(jù)部分,其中d0d1d2d3d4d5d6d7是8位的重構(gòu)指令,各為2位的a1a2和b1b2分別是用于調(diào)制主光路和控制光路信號(hào)的編碼數(shù)據(jù).基元的重構(gòu)運(yùn)算操作如下：重構(gòu)指令用于重構(gòu)出特定的基元,2位的地址碼d0d1會(huì)對(duì)主光路尋址并且選定子光路,而功能碼位d2d3d4d5d6d7對(duì)選定的子光路所對(duì)應(yīng)的控制光路進(jìn)行作用,對(duì)投射在液晶上的光信號(hào)進(jìn)行旋光和轉(zhuǎn)換.與此同時(shí),編碼寄存器中的a1a2和b1b2分別對(duì)基元主光路和控制光路的光信號(hào)進(jìn)行調(diào)制(垂直光、水平光或無(wú)光),被重構(gòu)的基元隨后進(jìn)行相應(yīng)的計(jì)算.

事實(shí)上,基元的每一次重構(gòu)運(yùn)算,其主光路只有一條子光路在工作,而其他3條子光路被關(guān)閉[3].主光路的4條子光路在被重構(gòu)選擇后,成為具備實(shí)際運(yùn)算功能的子處理單元.為了方便說(shuō)明,基元主光路中具備運(yùn)算功能的HV,VV,HH和VH子光路模塊分別記為SOP0,SOP1,SOP2和SOP3.

對(duì)于SOP0和SOP1來(lái)說(shuō),主光路中的信號(hào)最終透過(guò)的垂直偏振片能夠吸收水平偏振光,其輸出集為Ω1={0,-1}.相應(yīng)地,SOP2和SOP3主光路上最終透過(guò)的水平偏振片能夠吸收垂直偏振光,并輸出信號(hào)集Ω2={0,1}.這2個(gè)輸出集反映了基元重構(gòu)運(yùn)算輸出的三值特點(diǎn),也說(shuō)明基元的三值輸出空間可降解為二值輸出空間.針對(duì)基元的SOP0,SOP1以及SOP2,SOP3子處理器模塊的二值輸出特征,可以分別對(duì)其統(tǒng)一設(shè)計(jì)表決器Voter1和表決器Voter2.

2 三值光學(xué)處理器三模冗余表決系統(tǒng)設(shè)計(jì)

2.1 表決器設(shè)計(jì)

三模冗余表決的布爾邏輯表達(dá)式為Cout=M1M2+M1M3+M2M3+M1M2M3,其中M1,M2和M3是3個(gè)相同單元的輸出,一起作為表決器的輸入.這個(gè)邏輯說(shuō)明表決器可以通過(guò)光邏輯部件實(shí)現(xiàn).

首先提出2個(gè)偏振光比較部件,用于判斷2束光強(qiáng)是否同時(shí)具有相同的偏振類型,稱為偏振光“與”門.為方便說(shuō)明,將垂直偏振光和無(wú)光記為V型光集合,而水平偏振光和無(wú)光記為H型光集合.

判斷2束光在同一時(shí)間為垂直偏振光的“與”門結(jié)構(gòu)如圖3所示,圖中a和b的輸入均為V型光集合中的光強(qiáng),LC1和LC2是2個(gè)加電旋光液晶,中間夾著能夠吸收垂直偏振光而透過(guò)水平光的水平偏振膜h,g為將光轉(zhuǎn)換為電的感光管.其原理如下：當(dāng)a和b的輸入都是垂直偏振光時(shí),b中的光強(qiáng)信號(hào)被感光管g轉(zhuǎn)換為電流,用于控制LC1和LC2的旋光；光束a經(jīng)LC1的旋光作用后被轉(zhuǎn)換成水平偏振光a′,a′能穿過(guò)水平偏振膜到達(dá)LC2；受到LC2的旋轉(zhuǎn)后,a′再次被轉(zhuǎn)換為垂直偏振光a′′,得到信息值-1.對(duì)于a和b的輸入不同時(shí)為垂直偏振光的其他情況,很容易驗(yàn)證垂直偏振光“與”門的輸出為無(wú)光,且信息值為0.

圖3 垂直偏振光“與”門Fig.3 AND gate for vertical polarized light

圖4 水平偏振光“與”門Fig.4 AND gate for horizontal polarized light

類似地,比較2束光強(qiáng)是否同時(shí)為水平偏振光的“與”門結(jié)構(gòu)如圖4所示.圖中c和d的輸入是H型光集合中的光強(qiáng),液晶片LC3和LC4中間夾著垂直偏振片“v”(能夠吸收水平光而透過(guò)垂直光).當(dāng)c和d同時(shí)輸入水平偏振光時(shí),水平偏振光“與”門輸出信息值為1的水平偏振光；在c和d不同時(shí)輸入水平偏振光時(shí),輸出無(wú)光態(tài)的信息值0.以上2種“與”門運(yùn)算簡(jiǎn)記為AND.

表1 基元SOP0和SOP1單元的表決真值Table 1 Voting truth table of SOP0and SOP1

表2 基元SOP2和SOP3單元的表決真值Table 2 Voting truth table of SOP2and SOP3

基元子處理單元SOP0和SOP1的TMR表決真值如表1所示,表中Mv1,Mv2和Mv3為SOP0或SOP1的3個(gè)相同模塊的輸出,具有相同的信息輸出空間Ω1.對(duì)SOP0和SOP1單元設(shè)計(jì)的TMR光電表決器Voter1的結(jié)構(gòu)如圖5所示,圖中左側(cè)2條短粗斜線代表分光鏡,用于將Mv1,Mv2,Mv3的光束分成3組進(jìn)入3個(gè)垂直偏振光“與”門.右側(cè)2條短粗的黑色斜線是半反半透鏡,用于疊加來(lái)自3個(gè)“與”運(yùn)算的輸出信號(hào),以產(chǎn)生表決結(jié)果Cout.其原理為用2個(gè)分光鏡分別對(duì)Mv1和Mv3的光強(qiáng)輸出進(jìn)行分光,其中Mv1和Mv3各自一半的光強(qiáng)一起進(jìn)入到垂直偏振光的“與”門形成AND1運(yùn)算；同時(shí),Mv1和Mv3各自剩余的一半光強(qiáng)分別與Mv2協(xié)作,通過(guò)2個(gè)垂直偏振光“與”門形成AND2和AND3運(yùn)算；最后,將3個(gè)“與”門的光信號(hào)輸出進(jìn)行疊加,產(chǎn)生Voter1的表決結(jié)果.例如,當(dāng)Mv1,Mv2和Mv3的輸出分別為垂直偏振光、垂直偏振光以及無(wú)光時(shí),Mv1,Mv2和Mv3的輸出信號(hào)進(jìn)入Voter1后,AND2運(yùn)算輸出垂直偏振光,而AND1和AND3都輸出無(wú)光,經(jīng)過(guò)對(duì)3個(gè)“與”門光信號(hào)疊加后,表決得到垂直偏振光(信息值為-1).

對(duì)SOP2或SOP3設(shè)計(jì)的表決器Voter2的光電結(jié)構(gòu)如圖6所示,表2是相應(yīng)的表決真值.其中,Mh1,Mh2和Mh3是SOP2或SOP3的3個(gè)相同單元的輸出,具備相同的信息輸出空間Ω2.與Voter1類似,Voter2的表決原理是對(duì)Mh1,Mh2和Mh3的光強(qiáng)輸出分光成3組,進(jìn)入3個(gè)水平偏振光“與”門進(jìn)行AND4,AND5和AND6運(yùn)算,再將3個(gè)“與”門運(yùn)算的光束輸出進(jìn)行疊加,以產(chǎn)生表決信號(hào).

圖5 表決器Voter1光電結(jié)構(gòu)Fig.5 Photoelectric structure of Voter1

圖6 表決器Voter2光電結(jié)構(gòu)Fig.6 Photoelectric structure of Voter2

2.2 三值光學(xué)處理器三模冗余表決系統(tǒng)建構(gòu)

對(duì)三值光學(xué)處理器建構(gòu)表決系統(tǒng),將直接針對(duì)系統(tǒng)所有的基元結(jié)構(gòu)的4個(gè)子處理單元部署表決器.三值光學(xué)處理器三模冗余表決系統(tǒng)框架如圖7所示,構(gòu)建步驟如下.

步驟1 設(shè)A0為主處理器,在原液晶板上擴(kuò)建另外2個(gè)從處理器A1和A2,A1和A2具有和主處理器A0相同的構(gòu)造.將3個(gè)處理器同一位置的3個(gè)等位基元分別標(biāo)記為BOU0,BOU1和BOU2,這3個(gè)基元都有4個(gè)具有實(shí)際執(zhí)行功能的子處理模塊,記為SOP0i、SOP1i和SOP2i(i=0,1,2).對(duì)于當(dāng)K=0,1,2時(shí),SOPki在i=0,1,2,3情況下分別表示這3個(gè)處理器基元的主光路各自分別被重構(gòu)為HV,VV,HH以及VH類型光路.

步驟2 在如圖7所示的3個(gè)協(xié)同進(jìn)行表決的基元中,SOP0i,SOP1i和SOP2i子處理單元的輸出將構(gòu)成4組表決,分別為HV型光路表決、VV型光路表決、HH型光路表決以及VH光路表決.HV光路的表決由SOP00,SOP10,和SOP20的輸出組成；VV光路的表決由SOP01,SOP11和SOP21的輸出組成；HV光路的表決由SOP02,SOP12和SOP22的輸出組成；而HV光路的表決由SOP03,SOP13和SOP23的輸出組成.這里,HV和VV的表決使用Voter1,而HH和VH的表決使用Voter2.

步驟3 3個(gè)基元從同一控制系統(tǒng)接收一條相同的重構(gòu)指令,重構(gòu)指令會(huì)按主光路尋址碼確定主光路類型.此時(shí),SOP0i,SOP1i和SOP2i各自的一個(gè)具體的子處理單元將執(zhí)行運(yùn)算.例如,一條正確的重構(gòu)指令對(duì)3個(gè)處理器上等位的基元重構(gòu)為HV型光路,這3個(gè)基元主光路中的HV光路同步、獨(dú)立進(jìn)行運(yùn)算.

步驟4 4組表決中,HV型主光路表決的結(jié)果代表系統(tǒng)基元SOP0單元運(yùn)算的最后結(jié)果,VV型光路的表決結(jié)果代表基元SOP1單元的運(yùn)算值,HH型光路的表決結(jié)果代表基元SOP2單元的運(yùn)算值,而VH型光路的表決結(jié)果代表基元SOP3單元的運(yùn)算值.

此外,對(duì)用于存儲(chǔ)基元運(yùn)算所需數(shù)據(jù)(重構(gòu)指令、主光路和控制光路編碼)的部件進(jìn)行三模冗余,即對(duì)任意基元的重構(gòu)鎖存器組以及主控光路上的2個(gè)輸入寄存器組進(jìn)行冗余.由于三值光學(xué)處理器運(yùn)算單元之間的運(yùn)算已實(shí)現(xiàn)了同步,因此可以保證下位機(jī)控制器對(duì)三模冗余基元的3個(gè)輸入數(shù)據(jù)的同步,也就保證了三模冗余基元運(yùn)算的同步.

對(duì)于三值光學(xué)處理器上的任意一個(gè)基元的4組TMR光路表決中,僅有一組會(huì)輸出期望值.考慮一條8位的系統(tǒng)重構(gòu)指令,將主副處理器中同一位置的3個(gè)基元重構(gòu)選擇為HV型主光路(SOP0),如果主處理器A0中的基元被重構(gòu)錯(cuò)誤或者在運(yùn)行過(guò)程中出現(xiàn)異常,那么A0中該位基元的HV光路重構(gòu)運(yùn)算不正確(數(shù)據(jù)位運(yùn)算失效).經(jīng)過(guò)HV型光路區(qū)的表決,即使屏蔽了其發(fā)生的錯(cuò)誤,最后也能得到系統(tǒng)期望的計(jì)算值.而對(duì)于表決系統(tǒng)表決出錯(cuò)誤結(jié)果的數(shù)據(jù)位,應(yīng)該對(duì)各分區(qū)中相應(yīng)錯(cuò)誤的數(shù)據(jù)位進(jìn)行重復(fù)計(jì)算和表決.

圖7 三值光學(xué)處理器三模冗余表決框架Fig.7 Framework of TMR-based voting system of TOP

3 一位處理器三模冗余表決實(shí)驗(yàn)

由于三值光學(xué)處理器的運(yùn)算單元具有獨(dú)立并行計(jì)算的特點(diǎn),故本工作為一位的可重構(gòu)處理器設(shè)計(jì)了硬件表決實(shí)驗(yàn),以驗(yàn)證三模冗余表決在三值光學(xué)處理器上應(yīng)用的有效性和可行性.在本實(shí)驗(yàn)中,每個(gè)處理器只有一個(gè)基元,并且設(shè)計(jì)了3個(gè)重構(gòu)電路程序副本用于對(duì)3個(gè)基元重構(gòu)控制,借助了3臺(tái)Dice-SemⅡ數(shù)字仿真綜合實(shí)驗(yàn)箱輔助完成.將QuartusⅡ軟件設(shè)計(jì)的重構(gòu)程序下載到3臺(tái)實(shí)驗(yàn)箱上的ACEX1K PLD(可編程邏輯器件)后,連接好三模冗余整體電路系統(tǒng),令3個(gè)實(shí)驗(yàn)箱共同接地,其中1個(gè)實(shí)驗(yàn)箱上的脈沖被用作三模冗余系統(tǒng)接連的同步時(shí)鐘.通過(guò)撥動(dòng)實(shí)驗(yàn)箱上的開關(guān)來(lái)實(shí)現(xiàn)三模冗余基元的重構(gòu)操作,并借助電鍵開關(guān)手動(dòng)注入基元的重構(gòu)指令以及主控編碼數(shù)據(jù)的錯(cuò)誤,以便模擬系統(tǒng)故障錯(cuò)誤.

3.1 一位處理器的三模冗余表決結(jié)構(gòu)實(shí)現(xiàn)

在本實(shí)驗(yàn)中,基元與表決器的制作利用了EDS819 TN靜態(tài)筆段液晶LCD(見圖8).EDS819 TN-LCD的光源分布均勻,且光強(qiáng)度高,有標(biāo)記為1,2,3的3個(gè)部分,其中第2和第3部分分別有標(biāo)記為A～G的7個(gè)筆段,并且2G,3G筆段以及第1部分將不被用到.

圖8 EDS819 TN型筆段液晶LCD規(guī)格Fig.8 Specification for TN stroke segment LCD

3個(gè)基元(BOU0,BOU1,BOU2)的主光路在EDS819 TN-LCD中的筆段分配如表3所示,(2A,3A,2D,3D)筆段用于構(gòu)成BOU0的主光路像素,其中2A表示VV型光路,3A表示HV型光路,2D表示VH型光路,以及3D表示HH型光路.與此類似,(2B,3B,2C,3C)筆段用于構(gòu)成和表示BOU1的主光路像素,而(2F,3F,2E,3E)筆段則用于表示BOU2的主光路像素.使用3片EDS819 TN-LCD,并在其對(duì)應(yīng)的主光路筆段位之間放置相應(yīng)的偏振片,貼緊與對(duì)齊后構(gòu)建3個(gè)基元的物理結(jié)構(gòu)(關(guān)于基元物理結(jié)構(gòu)的更多細(xì)節(jié),可以參考文獻(xiàn)[4]).

圖9為基元4個(gè)表決光路區(qū),圖中3層結(jié)構(gòu)的(2A,2B,2F)筆段的輸出構(gòu)成了基元VV型主光路區(qū)中表決器的輸入,(3A,3B,3F)筆段的輸出作為HV型主光路區(qū)中表決器的輸入,(2D,2C,2E)筆段的輸出作為VH型主光路區(qū)中表決器的輸入,而(3D,3C,3E)筆段的輸出則作為HH型主光路區(qū)中表決器的輸入.

表3 一位處理器三模冗余表決實(shí)驗(yàn)基元主光路筆段分配表Table 3 Stroke segments assignment for BOUs'main optical path

圖9 基元4個(gè)表決光路區(qū)的說(shuō)明Fig.9 Speci fi cation for the four voting regions

使用2片EDS819 TN-LCD及偏光片制作用于4個(gè)表決區(qū)的2種表決器,并將4個(gè)表決器與4個(gè)表決區(qū)域平行放置,2層液晶結(jié)構(gòu)表決器的各筆段與3個(gè)基元的各筆段對(duì)齊,其間留有間隙以便放置感光管與透鏡.為方便操作與觀察,4個(gè)表決區(qū)的表決結(jié)構(gòu)設(shè)計(jì)如下：對(duì)于VV型主光路表決區(qū),將BOU1的2B筆段的光強(qiáng)輸出轉(zhuǎn)換為電流,直接控制該區(qū)表決器的2A和2F筆段,形成(2A,2B)和(2F,2B)“與”運(yùn)算,運(yùn)算后的光強(qiáng)由表決器的2A和2F筆段顯示.用透鏡對(duì)BOU1的2A筆段的光強(qiáng)輸出分出一半,以控制該區(qū)表決器的2F筆段,進(jìn)而形成(2A,2F)“與”運(yùn)算,光強(qiáng)從表決器的2F筆段出來(lái).VV區(qū)的表決結(jié)果最終由該區(qū)表決器的2A和2F筆段顯示.與此類似,對(duì)于HV表決區(qū),該區(qū)表決器的(3F,3A),(3F,3B)以及(3A,3B)筆段組分別形成“與”操作,表決結(jié)果由HV表決區(qū)中表決器的3A和3B筆段顯示.在VH表決區(qū)中,表決器的筆段(2C,2D),(2C,2E)以及(2D,2E)形成“與”操作,結(jié)果由VH表決區(qū)中表決器的2D和2E筆段高亮顯示.而在HH表決區(qū)內(nèi),筆段(3E,3C),(3E,3D)以及(3C,3D)構(gòu)成3個(gè)“與”操作,并由HH表決區(qū)中表決器的3C和3D筆段顯示表決結(jié)果.

3.2 實(shí)驗(yàn)用例設(shè)計(jì)與表決結(jié)果分析

本實(shí)驗(yàn)以基元重構(gòu)運(yùn)算操作所需的重構(gòu)指令(d0d1d2d3d4d5d6d7)、主光路編碼(a1a2)、控制光路編碼(b1b2)數(shù)據(jù)發(fā)生錯(cuò)誤的情況來(lái)進(jìn)行設(shè)計(jì).由于這3個(gè)數(shù)據(jù)中的每個(gè)出錯(cuò)的數(shù)據(jù)都可能導(dǎo)致基元計(jì)算錯(cuò)誤,因此實(shí)驗(yàn)中針對(duì)每個(gè)類型的基元,對(duì)其重構(gòu)運(yùn)算操作的3個(gè)數(shù)據(jù)分別設(shè)計(jì)了2個(gè)用例,這樣18種基元共設(shè)計(jì)了108個(gè)表決用例.

重構(gòu)指令標(biāo)識(shí)了唯一特定的基元[4].對(duì)于重構(gòu)指令為11001001的基元,其主光路被重構(gòu)選擇為VV類型,對(duì)其設(shè)計(jì)的6個(gè)實(shí)驗(yàn)用例如表4所示.在這6個(gè)測(cè)試用例中,每個(gè)錯(cuò)誤數(shù)據(jù)位段注入到一個(gè)基元(BOU0,BOU1或BOU2)中.以表4中的用例1為例,對(duì)BOU1注入錯(cuò)誤的重構(gòu)指令11010001,且保持其主控光路編碼數(shù)據(jù)均為正確的10和01,與此同時(shí)BOU0和BOU2的重構(gòu)指令以及主控編碼數(shù)據(jù)值都注入正確.在這種情況下,BOU0和BOU2的VV主光路都輸出垂直偏振光,而BOU1的VV主光路輸出無(wú)光.經(jīng)過(guò)VV區(qū)的表決,表決器的2A筆段高亮顯示(如圖10(a)所示).而在BOU0,BOU1和BOU2重構(gòu)運(yùn)算的3個(gè)數(shù)據(jù)都正確注入的情況下,VV區(qū)主光路數(shù)據(jù)的TMR表決效果如圖10(b)所示,其中表決器的2A和2F筆段高亮顯示.

在所有18個(gè)基元的表決用例測(cè)試中,基元的主光路均被重構(gòu)為VV,HV,VH或HH 4種類型中的一種.為了更一般地討論實(shí)驗(yàn)效果,在以下實(shí)驗(yàn)結(jié)果分析中,還以注入重構(gòu)指令位段為例,介紹了HV,VH和HH 3個(gè)表決區(qū)在重構(gòu)指令正確與失效情況下的表決效果.

重構(gòu)指令為01001100的系統(tǒng)基元重構(gòu)選擇HV型主光路.當(dāng)3個(gè)基元的重構(gòu)指令都輸入正確,并且對(duì)3個(gè)基元的主控光路編碼分別賦10和01值時(shí),主光路將輸出垂直偏振光,TMR表決效果如圖11(a)所示(HV表決區(qū)中表決器的3A和3B筆段高亮顯示).當(dāng)對(duì)BOU1注入錯(cuò)誤的重構(gòu)指令01000100時(shí),BOU1的主光路輸出無(wú)光,此時(shí)HV表決區(qū)中表決器的3A筆段高亮顯示,表決效果如圖11(b)所示.

表4 重構(gòu)指令為11001001的基元表決實(shí)驗(yàn)用例設(shè)計(jì)Table 4 Test examples of 1-bit processor for BOU with the reconfiguration 11001001

圖10 VV型主光路表決效果Fig.10 Voting results of VV-region

圖11 HV型主光路表決效果Fig.11 Voting results of HV-region

重構(gòu)指令為10001100的系統(tǒng)基元重構(gòu)選擇VH型主光路.在3個(gè)基元的重構(gòu)指令輸入都正確的情況下,對(duì)3個(gè)基元的主控光路編碼分別賦10和11值時(shí),基元主光路將輸出水平偏振光,TMR表決效果如圖12(a)所示,VH表決區(qū)中表決器的2E和2D筆段高亮顯示.當(dāng)對(duì)BOU2注入錯(cuò)誤的重構(gòu)指令10011100時(shí),BOU2的主光路輸出無(wú)光,此時(shí)VH表決區(qū)中表決器的2E筆段高亮顯示,其表決效果如圖12(b)所示.

圖12 VH型主光路表決效果Fig.12 Voting results of VH-region

重構(gòu)指令為00010100的系統(tǒng)基元重構(gòu)選擇HH型主光路.當(dāng)BOU0,BOU1和BOU2重構(gòu)指令都輸入正確,并且對(duì)3個(gè)基元的主控光路編碼分別賦01和01值時(shí),主光路將輸出水平偏振光,TMR表決效果如圖13(a)所示(HH表決區(qū)中表決器的3C和3D筆段高亮顯示).當(dāng)對(duì)BOU1注入錯(cuò)誤的重構(gòu)指令00011100時(shí),BOU1的主光路輸出無(wú)光,此時(shí)HH表決區(qū)中表決器的3C筆段高亮顯示,其表決效果如圖13(b)所示.

圖13 HH型主光路表決效果Fig.13 Voting results of HH-region

4 可靠性分析

三值光學(xué)處理器運(yùn)算輸出的正確性取決于處理器運(yùn)算單元的重構(gòu)指令、運(yùn)算數(shù)據(jù)性以及硬件性能,即處理器基元只有在重構(gòu)運(yùn)算數(shù)據(jù)和硬件性能強(qiáng)大的基礎(chǔ)上才具備可靠運(yùn)行的可能.設(shè)三值光學(xué)處理器系統(tǒng)基元重構(gòu)運(yùn)算的可靠性因子為R,由硬件不穩(wěn)定而出錯(cuò)情況的概率為p(0≤p≤1),且因重構(gòu)運(yùn)算操作數(shù)據(jù)出錯(cuò)的概率為q(0≤q≤1),此時(shí)R=(1-p)(1-q),在單系統(tǒng)下m位的重構(gòu)運(yùn)算器的可靠性為

5 結(jié)束語(yǔ)

本工作證明了基元的輸出空間適用于三模冗余表決,介紹了三值光學(xué)處理器三模冗余表決系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),設(shè)計(jì)了光電結(jié)構(gòu)的表決器,并介紹了建構(gòu)三值光學(xué)處理器三模冗余表決系統(tǒng)的方案與步驟.對(duì)一位的三值光學(xué)處理器表決實(shí)驗(yàn)進(jìn)行了詳細(xì)的設(shè)計(jì)與實(shí)現(xiàn),并對(duì)108個(gè)表決用例進(jìn)行了測(cè)試,表決實(shí)驗(yàn)的結(jié)果均屏蔽了單故障出錯(cuò)的情況.由于實(shí)驗(yàn)中的光學(xué)部件之間緊湊,并且像素之間存在分離的黑線,因此在像素之間不存在光學(xué)串?dāng)_干擾,只需區(qū)分亮和黑狀態(tài),而不需要考慮太多的相對(duì)灰度級(jí).在一位的處理器表決實(shí)驗(yàn)基礎(chǔ)上,可以對(duì)位數(shù)眾多的重構(gòu)運(yùn)算器的輸出進(jìn)行表決,這種以基元主光路三模冗余表決的方式能消除類似電路中冗余帶來(lái)的串行干擾問題.最后對(duì)m位的重構(gòu)運(yùn)算器進(jìn)行了簡(jiǎn)要的可靠性估計(jì),可靠性計(jì)算與實(shí)驗(yàn)結(jié)果表明,在基元主光路出現(xiàn)單故障點(diǎn)的情況下,基于TMR的表決系統(tǒng)能提高三值光學(xué)處理器運(yùn)算輸出的可靠性與正確性,進(jìn)而降低重復(fù)計(jì)算的可能,提升了系統(tǒng)運(yùn)行效率.