一種片上電壓轉(zhuǎn)換器電容調(diào)制方法設(shè)計

商德佳

（1.中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所上海200050；2.上?？萍即髮W(xué)信息科學(xué)與技術(shù)學(xué)院，上海201210；3.中國科學(xué)院大學(xué)北京100049）

近年來，隨著集成電路工藝尺寸從32 nm降到28 nm甚至更低，設(shè)計高性能低功耗多核處理器已變得迫切而又艱難。由于多核處理器片上供電網(wǎng)絡(luò)（on-chip power delivery network，PDN）直接負(fù)責(zé)為各個內(nèi)核負(fù)載配電[1]，其設(shè)計在總體上決定了芯片功耗。因而，使用合理的片上配電方案、設(shè)計最優(yōu)的電網(wǎng)降壓部件已成為學(xué)術(shù)界和工業(yè)界在低功耗設(shè)計領(lǐng)域的研究熱點[2-6]。開關(guān)電容電壓轉(zhuǎn)換器（switched-capacitor voltage regulator，SCVR）由于具有整體供電效率高、輸出電壓擺幅大的優(yōu)點[7]，已被Intel、IBM等廠商用于最新一代的處理器PDN系統(tǒng)設(shè)計中[8-9]。文獻(xiàn)[8，10-11]中也分別提出具有頻率調(diào)節(jié)功能的SCVR，雖然供電效率得到提高，但是并沒有對SCVR內(nèi)部電容更精細(xì)粒度的調(diào)節(jié)做更多研究。本文通過拓展SCVR在電容調(diào)制方面的優(yōu)勢，可以使其更好地支持動態(tài)電壓調(diào)節(jié)技術(shù)，達(dá)到降低功耗的目的。

1 多核處理器PDN簡介

片上供電網(wǎng)絡(luò)設(shè)計是高速芯片電路設(shè)計和物理集成中很重要的一部分。隨著VLSI設(shè)計中電源電壓不斷降低，為芯片設(shè)計最優(yōu)的供電網(wǎng)絡(luò)成為一個挑戰(zhàn)。一般，片上電網(wǎng)由全局電網(wǎng)（global power grid）和局部電網(wǎng)（local power grid）兩個層次構(gòu)成，如圖1所示[12-13]。全局電網(wǎng)從片下獲取電能，經(jīng)過各個DC-DC SCVR降壓后，為整片芯片的所有電壓域（voltage domain）供電；而某一局部電網(wǎng)負(fù)責(zé)為該電壓域內(nèi)的負(fù)載模塊供電。因此，內(nèi)核是全局網(wǎng)絡(luò)的負(fù)載。為負(fù)載穩(wěn)定供電，減少傳輸損耗，是片上電網(wǎng)系統(tǒng)應(yīng)該滿足的最基本要求[14]。

圖1 片上供電網(wǎng)絡(luò)模型圖

2 SCVR結(jié)構(gòu)及功能介紹

SCVR的主要功能是為其負(fù)載邏輯電路提供滿足要求的電源電壓，其將全局網(wǎng)絡(luò)中較高的恒定VDD電壓作為輸入，輸出相應(yīng)幅度的低電壓。一般SCVR由多種輸出電壓檔位可以選擇，用以滿足不同的負(fù)載需求。傳統(tǒng)SCVR主要由時序發(fā)生模塊和開關(guān)電容拓?fù)鋬刹糠纸M成[15]，如圖2所示。本文在此基礎(chǔ)上提出具有電容調(diào)制功能的電路與算法，能夠保證SCVR以更高的效率轉(zhuǎn)換電壓，并將輸出電壓紋波控制在一定限度內(nèi)。下面分別介紹這三部分。

2.1 時序發(fā)生模塊

時序發(fā)生電路的功能是產(chǎn)生與并聯(lián)排列的開關(guān)電容拓?fù)湎嗤瑪?shù)目的時序控制信號，各個控制信號之間相移固定但占空比均為50%，用于控制開關(guān)電容拓?fù)涞墓ぷ鞴?jié)奏。

圖2 傳統(tǒng)SCVR的主要組成部件[8]

本模塊主要由模式選擇邏輯、DAC、比較器和電平移位器（level shifter）等組成。SCVR的輸出電壓與參考電壓的差值經(jīng)過DAC和電壓比較器，被轉(zhuǎn)為由4個D觸發(fā)器組成的循環(huán)移位器的時鐘信號。經(jīng)過分頻且移位的4個時鐘信號會與模式控制信號分別融合，再經(jīng)過反相器擴充，被用來控制8個并聯(lián)排列的開關(guān)電容拓?fù)?。其中，模式控制模塊根據(jù)預(yù)先設(shè)定的電壓轉(zhuǎn)換比率（1:1，5:4，3:2和2:1中的一種），產(chǎn)生相應(yīng)的控制信號的邏輯，實現(xiàn)比率選擇。

當(dāng)輸出電壓高于參考電壓時，信號會被反饋至比較器，進(jìn)而使輸出的時序信號頻率減小，開關(guān)電容拓?fù)涞霓D(zhuǎn)換速率減慢，輸出電壓進(jìn)而會降低，達(dá)到負(fù)反饋的目的；當(dāng)輸出電壓低于參考電壓時，原理類似。通過頻率調(diào)節(jié)，輸出電壓會被鉗制在負(fù)載確定的幅度。

本文考慮頻率調(diào)制易造成切換噪聲（switching noise）[16]，使用固定的時鐘頻率控制，因而并不采用比較器模塊。

2.2 開關(guān)電容拓?fù)?/h3>

開關(guān)電容拓?fù)溆?個完全相同的開關(guān)電容電路組成，這種多片并聯(lián)結(jié)構(gòu)在8個相移時鐘的控制下，可以交錯充放電，以達(dá)到減小輸出電壓紋波的目的。

每片開關(guān)電容電路由NMOS+PMOS組成的開關(guān)以及MIM電容構(gòu)成。MIM電容處于金屬線高層區(qū)域的兩層金屬中間，被分成若干個標(biāo)準(zhǔn)單元供整個SCVR使用。以2:1轉(zhuǎn)換比率為例的電容拓?fù)淙鐖D3所示，時鐘信號的高低電平控制晶體管開關(guān)的開或關(guān)，進(jìn)而將電容的工作節(jié)奏分為充電與放電兩個階段以一定頻率交替進(jìn)行。應(yīng)注意，輸出電壓檔位的選擇在模式選擇邏輯中已經(jīng)確定，所以時鐘信號對晶體管控制的同時其實也進(jìn)行了檔位選擇。

由于固定轉(zhuǎn)換電容時，同一時刻輸出電壓只能在較粗粒度上進(jìn)行選擇，即選擇給定檔位中的一種。為進(jìn)行更精細(xì)的調(diào)節(jié)，本文提出了可變電容拓?fù)浣Y(jié)構(gòu)，使得電路可以有更精細(xì)的輸出電壓選擇。圖3中電容C實際上由多片電容C0并聯(lián)排列而成，每條電容支路由開關(guān)控制聯(lián)通到電路中的電容的個數(shù)，控制信號由控制模塊生成，受負(fù)載需求決定。

圖3 2:1開關(guān)電容拓?fù)浣Y(jié)構(gòu)

2.3 開關(guān)電容控制算法

SCVR給負(fù)載提供的電壓和電流依靠轉(zhuǎn)換電容交替充放電，將電源處的電荷轉(zhuǎn)移到負(fù)載處。理論分析推導(dǎo)可以發(fā)現(xiàn)，輸出電壓固定時，電容的取值增加時，輸出電阻將減少，輸出電流將增大[17]。因而，可以根據(jù)負(fù)載需求，調(diào)制電容取值以滿足特定需求。由于電容取值選擇更加精細(xì)，輸出電壓與負(fù)載需求可以匹配更好，減少能量浪費，提高效率。

本文提出的電容調(diào)制算法如表1。其中Vload和Iload作為輸入，是負(fù)載電壓和電流需求的預(yù)測值，這里假定在電路設(shè)計階段可以獲取。第一個while循環(huán)根據(jù)負(fù)載電壓需求，選擇合適的電壓轉(zhuǎn)換比率檔位。一般SCVR有至少4個以上檔位可以選擇，Vi為第i個檔位所對應(yīng)的輸出電壓標(biāo)稱值（nominal voltage）。I0是只使用一個基本電容單元C0時對應(yīng)的基本輸出電流，SCVR每個拓?fù)鋵?yīng)的電容總值為Ctot，是C0的整數(shù)倍，排列方式如2.2所述。根據(jù)負(fù)載電流需求Iload與基本電流I0的倍數(shù)關(guān)系，可以計算出應(yīng)該使用的基本電容C0的個數(shù)n。實際電路根據(jù)計算值可以為開關(guān)電容拓?fù)渑渲孟鄳?yīng)數(shù)目的電容。

3 實驗及分析

由于流片成本高昂，片上網(wǎng)絡(luò)在實際中難以驗證，本文采用HSPICE仿真平臺進(jìn)行電路模塊的驗證。實驗對SCVR的基本參數(shù)配置如表2和表3所示，各種拓?fù)滢D(zhuǎn)換比所對應(yīng)的標(biāo)稱電壓值與拓?fù)湎嚓P(guān)參數(shù)如表4所示。

表2 SCVR基本電路參數(shù)配置

表3 其他參數(shù)配置

表4 拓?fù)湎嚓P(guān)參數(shù)（電壓單位-V）

此外，晶體管模型使用PTM 32nm工藝模型。

根據(jù)文獻(xiàn)[12]與系統(tǒng)理論分析，本文采用負(fù)載實際獲得的平均功耗占從電源所獲取的總平均功耗來表示供電效率，即

所有電流電壓均為仿真測得，總功率中忽略了時鐘控制單元的較少功耗，僅考慮SCVR拓?fù)溟_關(guān)單元本身的功耗。

為驗證電容調(diào)制對提高效率的有效性，本文分別探討在負(fù)載低功耗需求時和高功耗需求時兩種情況，以求兼顧。由于不同種拓?fù)滢D(zhuǎn)換比率下，電路原理相同，因而僅需驗證一種拓?fù)浣Y(jié)構(gòu)下的情況即可，本文選擇驗證2:1情況；另外本文中SCVR在驗證中未采用多片并聯(lián)交錯（multiphase interleave）技術(shù)，因而電壓紋波結(jié)果稍大，但并不影響驗證基本電路單元的功耗與轉(zhuǎn)換電容之間的關(guān)系。為抵消對紋波的影響，輸出端采用了1 000 pF的去耦電容以穩(wěn)定輸出電壓。

表1 電容調(diào)制算法

3.1 低負(fù)載功耗情況

由于實際處理器內(nèi)核作為負(fù)載時，特性與電流源相近，因而本實驗中將SCVR的內(nèi)核負(fù)載用電流源來近似模擬。低負(fù)載功耗時的電壓電流需求設(shè)置為Vload=0.6 V，Iload=4 mA。根據(jù)電容調(diào)制算法（Capacitance Modulation，CM），可以得到應(yīng)該選取的電容值，與固定（Fixed Capacitance，F(xiàn)M）情況下做對比實驗，仿真得到的輸出電壓波形如圖4。其中，方波為200 MHz時鐘信號；第二欄為FM情況下輸出電壓波形；最上面一欄為CM情況下輸出電壓波形。

圖4 SPICE Explorer仿真波形

根據(jù)HSPICE報告的功率結(jié)果，做如表5對比。

表5 低負(fù)載情況下結(jié)果對比

通過對比實驗結(jié)果可以發(fā)現(xiàn)，電容調(diào)制情況下的效率相比固定容值情況，提升可達(dá)26.69%，F(xiàn)M情況下的總功耗更多。分析原因是轉(zhuǎn)換電容的值與SCVR輸出電阻相關(guān)，因而會影響輸出電壓的值。固定電容時，SCVR的輸出電壓只能在較低精度下進(jìn)行調(diào)節(jié)，如圖仿真波形所示，高出所需電壓造成能量浪費。

3.2 高負(fù)載功耗情況

低負(fù)載功耗時的電壓電流需求設(shè)置為Vload=0.6 V，Iload=25 mA。與固定情況下做對比實驗，兩者均選擇2:1比率下的拓?fù)?，實驗結(jié)果如表6所示。

仿真結(jié)果顯示，在高負(fù)載情況下，效率提升有12%。因為在設(shè)計階段，如固定電容，F(xiàn)M情況只能取最大允許情況下的電容值，以保證能滿足處理器的極端需求，所以為了正確性而犧牲了效率。而CM情況則可以按需分配，在滿足負(fù)載需求的情況下減少從電源獲取的總功耗。

表6 高負(fù)載情況下結(jié)果對比

4 結(jié)論

文中提出了基于SCVR的電容調(diào)制方法，經(jīng)過實驗驗證，能有效提高原轉(zhuǎn)換器的供電效率達(dá)12%～27%，并能保證輸出電壓紋波被控制在50 mV及以下。今后研究中可考慮將調(diào)制方法擴展到多種拓?fù)浣Y(jié)構(gòu)，并設(shè)計相應(yīng)的電容調(diào)制控制邏輯電路，實現(xiàn)更完整的系統(tǒng)設(shè)計。

參考文獻(xiàn)：

[1]Inna Vaisband，Eby G.Friedman.Heterogeneous methodology for energy efficient distribution of onchip power supplies[J].IEEE Transactions on Power Electronics，2013，28（9）:4267-4280.

[2]Inna Vaisband，Eby G.Friedman.Energy efficient adaptive clustering of on-chip power delivery systems[J].Integration，the VLSI Journal，2015（48）:1-9.

[3]Toke M.Andersen，et al.A 10W on-chip switched capacitor voltage regulator with feedforward regulation capability for granular microprocessor power delivery[J].IEEE Transactions on Power Electronics，2017，32（1）:378-393.

[4]Stephen T.Kim，Yi-chuns，Kazumdar，et al.Enabling wide autonomous DVFS in a 22nm graphics execution core using a digitally controlled fully integrated voltage regulator[J].IEEE Journal of Solid-State Circuits，2016，51（1）:18-30.

[5]Xiaoyang Mi，et al.Fully-integrated switched-capacitor voltage regulator with on-chip currentsensing and workload optimization in 32nm SOI CMOS[C]//IEEE.IEEE/ACM International Symposium on Low Power Electronics and Design，2015:140-145.

[6]MoatazAbdelfattah，etal.Afullyintegratedswitched capacitor voltage regulator for near-threshold applications[C]//IEEE.IEEE International SymposiumonCircuitsandSystems，2015:201-204.

[7]Thomas Souvignet，et al.Sampled-data modeling of switched-capacitor voltage regulator with frequency-modulation control[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2015，62（4）:957-966.

[8]Rinkle Jain，et al.A 0.45-1V fully-integrated distributed switched capacitor DC-DC converter with high density MIM capacitor in 22nm tri-gate CMOS[J].IEEE Journal of Solid-State Circuits，2014，49（4）:917-927.

[9]T.M.Andersen et al.A sub-ns response on-chip switched-capacitor DC-DC voltage regulator delivering 3.7 W/mm at 90%efficiency using deeptrench capacitors in 32 nm SOI CMOS[C]//IEEE.IEEE Int.Solid-State Circuits Conf.（ISSCC）Dig.Tech.Papers，2014:90-91.

[10]Jarno Salomaa，et al.A switched-capacitor voltage regulator for ultra-low power energy harvesting systems[C]//IEEE.IEEE 57th International Midwest Symposium on Circuits and Systems，2014:45-48.

[11]Inna Vaisband，Mahmoud S.，Boris M.A closedloop reconfigurable switched-capacitor DC-DC converter for sub-mW energy harvesting applications[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2015，62（2）:385-394.

[12]PingqiangZ.，etal.Distributedon-chipswitched-capacitorDC-DCconverterssupportingDVFSinmulticore systems[J].TVLSI，2014，22（9）:1954-1967.

[13]Zhiyu Zeng，Suming Lai，and Peng Li.IC power delivery:voltage regulation and conversion，system-level cooptimization and technology implications[J].ACM Transactions on Design Automation of Electronic Systems，2013，18（2）:29:1-29:21.

[14]Qing K.ZHU.Power distribution network design for VLSI[M].Hoboken，New Jersey:John Wiley&Sons，Inc.，2004.

[15]R.Jain，B.Geuskens.A 0.45-1V fully integrated reconfigurable switched capacitor step-down DCDC converter with high density MIM capacitor in 22 nm tri-gate CMOS[C]//IEEE.Proc.IEEE Int.Symp.VLSI Circuits.2013:174-175.

[16]Yogesh K.Ramadass.A fully integrated switched capacitor step-down DC-DC converter with digital capacitance modulation in 45nm CMOS[J].IEEE Journal of Solid-State Circuits，2010，45（12）:2557-2565.

[17]Mahesh Zanwar，Subhajit Sen.Switch selection&sizing in CMOS implementation of variable output switched capacitor step-down DC-DC converter[C]//IEEE.IEEE International Conference on Electronics，Circuits，and Systems，2015:412-415.