功耗
- 移動通信終端網(wǎng)絡功耗智能優(yōu)化方法研究
實現(xiàn)移動通信終端功耗的精細化管理，是更切合實際的解決問題思路[1]。移動通信終端在享受網(wǎng)絡服務期間，程序變遷和反饋數(shù)據(jù)的獲得都在很大程度上依賴于網(wǎng)絡環(huán)境和通信質量。以智能手機為例，它們在網(wǎng)期間一般處于5G 網(wǎng)絡環(huán)境和Wi-Fi 網(wǎng)絡環(huán)境中，經(jīng)常受到信號強度不穩(wěn)定的影響[2]。由于信號強度不斷變化，因此會導致網(wǎng)絡重連、網(wǎng)絡延遲等問題，極大地消耗了智能手機的帶電量[3]。該文的研究目的就是構建移動通信終端的功耗模型，并分析各種導致智能終端功耗過大的因素，從而設
中國新技術新產(chǎn)品 2023年17期2023-10-16
- 突風擾動下的撲翼氣動功耗和效率變化
撲翼飛行器的氣動功耗的研究則比較少。目前僅有少部分突風對鳥類和飛行昆蟲的飛行能耗影響的研究。這些研究表明鳥類和昆蟲在突風中的能耗增加［6-7］。但是，對活體動物施加突風的能耗結果體現(xiàn)的不僅僅是突風對拍動飛行的氣動功耗的影響。活體動物在突風中會調節(jié)自身的運動，這些也會影響自身的氣動功耗。比如蘭花蜂在突風中會伸展后腿以增大自身轉動慣量，但是伸展后腿會增大其飛行阻力，增大自身的能耗［8］。因此，直接對活體動物進行實驗并不是合適的選擇。相反，數(shù)值模擬方法可以分離活
無人系統(tǒng)技術 2023年3期2023-10-12
- 基于遞歸學習的靜態(tài)邏輯電路功耗優(yōu)化方法
同時對集成電路的功耗要求也就越高，集成電路在功耗設計過程中需要注意的問題也越來越多[1,2]。在同樣功能需求的情況下，采用互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）的集成電路具有功耗較低的優(yōu)勢，尤其是靜態(tài)功耗[3,4]。功耗的非穩(wěn)態(tài)直接導致電路的溫度明顯上升，電路的可靠性大大降低，因此對靜態(tài)邏輯電路功耗進行優(yōu)化具有十分重要的現(xiàn)實意義和應用價值[5]。本文提出基于遞歸學習的靜態(tài)邏輯電路功耗
通信電源技術 2022年13期2022-11-25
- 從RTL 到GDS 的功耗優(yōu)化全流程
提升，隨之而來的功耗密度也越來越大。因此作為PPA 之一的功耗在設計中變得尤為重要。設計芯片需要在流程的各個節(jié)點盡量對功耗進行精確評估并進行優(yōu)化，否則最終芯片的性能很可能由于功耗過大而無法充分發(fā)揮。1 芯片功耗首先來看下從原理上芯片的功耗的計算方式。集成電路的功耗一般分為靜態(tài)功耗和動態(tài)功耗。如圖1 所示，靜態(tài)功耗又稱為泄露功耗(leakage power)，是指電路處于等待或不激活狀態(tài)時泄漏電流所產(chǎn)生的功耗。圖1 中箭頭表明了在通電狀態(tài)下PMOS 內(nèi)主要的
電子技術應用 2022年8期2022-09-24
- 新一代顯卡功耗排行
心與顯存頻率后，功耗當然也相應提升了。另外，獨顯市場新勢力，Intel獨顯終于正式上市，從其公布的參數(shù)看，Intel官方給出的功耗標準是更類似CPU的TDP（熱設計功耗），我們只能從顯卡廠商規(guī)格（圖1）中看到與TGP（全顯卡功耗）基本相同的TBP（全板卡功耗）。那么，如今的新一代獨顯功耗表現(xiàn)究竟如何，特別是近期這些入門與旗艦級兩端的新品，是否會改變相應的格局呢？還是來具體看一看吧。從官方公布的數(shù)據(jù)可以看到，在類似定位下，N卡的功耗仍然要高一些，這與其更復雜
電腦愛好者 2022年15期2022-05-30
- 5G終端功耗優(yōu)化研究及端網(wǎng)實踐
升，給5G終端的功耗帶來巨大挑戰(zhàn)，直接影響了5G終端產(chǎn)品和SA網(wǎng)絡大規(guī)模商用推廣。據(jù)權威媒體報道，5G終端平均比4G終端功耗高20%，而在運營商網(wǎng)下，5G終端工作在SA模式下，也比工作在LTE模式下平均功耗高20%以上。解決5G商用初期的終端功耗問題，不僅僅需要終端提升自身的芯片制程、硬件設計、軟件優(yōu)化，更需要通過終端和網(wǎng)絡協(xié)同優(yōu)化，從業(yè)務場景、使用量角度出發(fā)，對現(xiàn)網(wǎng)與終端功耗優(yōu)化相關的參數(shù)進行精細化的管控和配置，從而實現(xiàn)在典型使用場景下5G終端功耗與4G
信息通信技術 2022年1期2022-03-23
- 新思科技推出全新ZeBu Empower仿真系統(tǒng)
oC設計的軟硬件功耗快速驗證提供突破性技術。ZeBu Empower性能優(yōu)異，可對整個設計及其軟件工作負載進行可操作的功耗分析，從而實現(xiàn)每天多次迭代。ZeBu Empower可支持軟硬件設計人員利用功耗分布圖更早識別針對動態(tài)功耗和泄漏功耗的重大改進機會。ZeBu Empower仿真系統(tǒng)還可將功率關鍵模塊和時間窗口饋入新思科技的PrimePower引擎，以加速RTL功耗分析和門級功耗簽核。AMD技術和工程部全球院士Alex Starr表示：“隨著高性能設計和
計算機與網(wǎng)絡 2021年6期2021-06-01
- 性能天花板查詢筆記本顯卡的TDP功耗
，其Max-Q版功耗最低只有80W，而滿血版的Max-P最高卻可以達到130W～140W，前者性能只比RTX 2070 Super略強，而后者卻能超越RTX 2080 Super，二者整整相差一個大的級別。實際上，不僅僅是RTX 30，上代RTX 20以及MX系列獨顯也存在類似的問題。OEM廠商可以根據(jù)定位和散熱設計對功耗上限進行調整，功耗越高意味著一款顯卡的“性能天花板”越高，在運行相同游戲時可以跑出更高的幀數(shù)。廠商標注“人無我有，人有我優(yōu)”是商業(yè)宣傳的
電腦愛好者 2021年6期2021-03-24
- 基于標準單元替換的功耗優(yōu)化方法研究*
斷增大，使芯片總功耗大幅提升，功耗的提升可能導致芯片運行時溫度急劇上升，最終可能影響芯片正常工作。因此，如何有效地降低功耗成為了集成電路設計流程中一個急需解決的問題[1]。在集成電路設計的整個流程中，每個階段都可以有針對性地進行功耗優(yōu)化，然而在設計流程的不同階段對功耗優(yōu)化的收益是不同的。在相同工藝實現(xiàn)的前提下，在設計流程中越早介入功耗優(yōu)化獲得的收益越大。如圖1所示，在系統(tǒng)設計階段和體系結構規(guī)劃階段進行功耗優(yōu)化，都可以得到比較可觀的收益。反之，在設計完成后的
計算機工程與科學 2021年2期2021-03-01
- 面向北斗雙頻定位模塊的基帶芯片優(yōu)化設計
塊使用過程中要求功耗低、體積??；但是實際過程中由于功耗較大，影響了整機功耗指標，并且長時間發(fā)熱導致手持終端溫度升高。2.北斗雙頻定位模塊使用過程中存在的問題北斗雙頻定位模塊需運用到某手持終端項目中，使其具備北斗定位功能。但在使用過程中發(fā)現(xiàn)，此北斗模塊功耗較大，影響整機功耗指標。且在長時間工作的情況下，由于模塊功耗大，產(chǎn)生大量的熱量，可導致手持終端表面溫度增加，給手持終端設備使用者的用戶體驗將變差。3.功耗過高的數(shù)據(jù)分析和問題定位3.1 數(shù)據(jù)分析北斗雙頻定位
科技經(jīng)濟導刊 2021年2期2021-02-01
- 接入網(wǎng)機房市電容量計算方法
容量=(通信設備功耗+蓄電池組再充電功耗+空調功耗+照明功耗)/功率因數(shù)/變壓器負載率照明功耗：機房內(nèi)所有照明、插座功耗之和,實際功耗可按照1kW估算。功率因數(shù)：有功功率對視在功率的比值,通信設備、照明設備通常為0.9,交流配電設備、直流供電設備、空調設備通常為0.8。為了便于計算,可統(tǒng)一按照0.8計取。變壓器負載率：變壓器最大工作負荷與變壓器額定容量之比,通常選擇90%～100%[1]。2.3 接入網(wǎng)機房各負載功耗匹配關系 接入網(wǎng)機房市電計算容量與通信設
探索科學(學術版) 2020年6期2021-01-14
- 可變刷新率將成為手機屏幕的發(fā)展方向
了屏幕以及整機的功耗。而根據(jù)功耗的來源，功耗主要分為三部分：其一是發(fā)光功耗，也就是轉化為人眼可見的光能的電能。不同于LCD技術，OLED屏的光源是屏幕本身上數(shù)以百萬計的OLED發(fā)光元件。而所謂的刷新頻率是屏幕畫面每秒刷新的次數(shù)，一般刷新頻率的變化不會影響OLED發(fā)光元件的功耗狀態(tài)，而這部分功耗占據(jù)了當前AMOLED功耗的絕大部分。所以無論顯示器以多少幀每秒的速度刷新畫面，功耗的主要部分都不會發(fā)生明顯的變化。不過還是存在一些特殊情況，例如某些產(chǎn)品為了減少畫面
中國電子報 2020年73期2020-12-30
- 智能坐便器超低待機功耗漏電保護插頭電路設計*
況下，電器待機低功耗也成為了大家重視的話題。待機能耗是日用家電產(chǎn)品在待機功能狀態(tài)下的電能消耗。中國節(jié)能認證中心在調查后發(fā)現(xiàn)我國城市家庭的平均待機能耗相當于這些家庭每天都在使用一盞15～30 W的長明燈，待機能耗就像吸血蟲一樣吸食著電費和能源，同時也制造著巨大的環(huán)保壓力[2]。據(jù)統(tǒng)計，電流在待機電器中消耗的電力累計平均每年每個家庭要浪費100度電。歐洲ERP指令(按IEC62301)，更是對待機能耗提出了標準要求，不超過0.5 W。我國節(jié)能認證中心也著重強調
陶瓷 2020年11期2020-12-24
- 超值8核全能U怎么選？
絕對的硬性優(yōu)勢。功耗更低，AMD銳龍7 3700X性能釋放無壓力性能測試部分，AMD和Intel兩套平臺都采用了主板默認的BIOS設置，也就是說功耗墻都為主板默認值，這樣比較符合多數(shù)主流用戶裝機后的實際體驗情況。在測試完畢之后，我們會加測一組Intel酷睿i7 10700搭配豪華版Z490主板解鎖功耗墻后的成績，大家也可以參考一下。測試平臺處理器：AMD銳龍7 3700XIntel酷睿i7 10700內(nèi)存：技嘉AORUS DDR4 3200 8GB×2主板
電腦報 2020年38期2020-10-14
- 基于改進小波包分解的相關功耗攻擊降噪方法
密過程中通常會有功耗[1]、時間[2]和電磁輻射[3]等側信道信息泄漏。側信道攻擊(Side Channel Attack,SCA)即利用泄漏的側信道信息攻擊密碼設備,采用數(shù)學統(tǒng)計分析方法計算泄漏信息與加密數(shù)據(jù)(或者解密數(shù)據(jù))之間的關系以破解密鑰。功耗攻擊是側信道攻擊的一種,其中,BRIER等人在2004年提出的相關功耗攻擊(Correlation Power Attack,CPA)[4]因具有較強攻擊性和密鑰破解高效性被廣泛應用。在實施側信道攻擊前,通常
計算機工程 2020年7期2020-07-17
- HPLC電力線載波通信模塊功耗測試儀設計
模塊數(shù)量關系,其功耗對電網(wǎng)能源消耗是很大的,對載波模塊功耗的的控制顯得尤為重要。HPLC模塊功耗從作為用電信息采集系統(tǒng)檢驗技術規(guī)范中的重要指標,其動態(tài)及靜態(tài)功耗在相關規(guī)范中有詳盡說明[4]。HPLC模塊功耗測試有兩個特點[5-7]:①動態(tài)功耗變化快。以某廠家模塊為例,對于窄帶PLC模塊,數(shù)據(jù)傳輸速率低,相同數(shù)據(jù)發(fā)送時間較長。以調制方式為BPSK的模塊為例,發(fā)送長度為16 Byte的應用層報文,需要138 ms。對于HPLC模塊,數(shù)據(jù)傳輸速率高,相同數(shù)據(jù)發(fā)送
湖南電力 2020年3期2020-07-08
- ARM發(fā)布新一代CPU架構Cortex-A78
同樣的每核心1W功耗下，7nm生產(chǎn)的Cortex-A77頻率可以達到2.6GHz，而5nm生產(chǎn)的Cortex-A78頻率可達3.0GHz，同功耗下持續(xù)性能提升20%左右。能耗方面，在相同的性能下，5nm工藝生產(chǎn)的2.1GHz Cortex-A78功耗比7nm工藝2.3GHz的Cortex-A77降低了50%，有助于提高5G手機的續(xù)航。據(jù)介紹，Cortex-A78的架構性能提升了7%，功耗降低了4%，內(nèi)核小了5%。
中國計算機報 2020年21期2020-06-21
- 針對分組密碼的攻擊方法研究
]提出了一種旁路功耗攻擊方法,該方法通過采集密碼設備運行時的瞬時功耗,分析它們與算法處理的數(shù)據(jù)和進行的操作之間的關聯(lián),進而獲取設備存儲的秘密信息。功耗攻擊一般分為2種,一種為簡單功耗分析(Simple Power Analysis,SPA),另一種為差分功耗分析(Differential Power Analysis,DPA)[4]。SPA通過直接觀測少量曲線形態(tài)的方式獲取與密鑰相關的信息,而DPA則采集大量功耗信息,運用數(shù)理統(tǒng)計分析恢復密鑰,該攻擊也是目
計算機工程 2020年1期2020-01-16
- 多核微處理器體系結構級功耗模型分析
律高速發(fā)展時，“功耗墻”成為棘手的問題[4-7]。現(xiàn)代的通用處理器功耗峰值已經(jīng)高達上百瓦，例如，Alpha 21364 功耗為100 W，AMD Opteron 功耗為90 W，Intel Itanium 2 功耗超過100 W，能效比成為微處理器的重要設計指標[8-10]。低功耗設計已成為微處理器設計的關鍵，而精確的功耗評估是進行低功耗設計的基礎[11-12]。一方面，由于微處理器主頻和規(guī)模的大幅提升以及集成電路工藝向納米級發(fā)展，微處理器的設計復雜度大大
中南大學學報（自然科學版） 2019年7期2019-08-13
- 428XL系列采集設備功耗分析及應用
級換代一直以降低功耗提高性能為發(fā)展方向，功耗是電子產(chǎn)品性能的重要指標。在SERCEL技術手冊中，給出了428XL系列采集站、電源站、交叉站在不同傳輸速率下的理論功耗值，然而通過測試隨機選取合格站體的功率，發(fā)現(xiàn)實測值與理論值不相同。另外，在實際使用中采集設備存在睡眠、喚醒、工作等不同狀態(tài)，因此對428XL系列采集設備在各種狀態(tài)下的實際功耗進行了測試。1 采集設備功耗值簡介1.1 理論值428XL系列地面設備主要包括LAUX-428、LAUL-428、FDU-
石油管材與儀器 2019年3期2019-07-03
- 一種基于ARIMA的FPGA系統(tǒng)級動態(tài)功耗預測建模框架
，F(xiàn)PGA應用在功耗控制和功耗安全上的設計要求也越來越高，其中尤以動態(tài)功耗最為顯著[4，5，9]。在應用設計階段，如何準確又快速地滿足器件的功耗要求，成為設計人員需要面對的難題。文獻[7]中提出了在傳統(tǒng)電路設計過程中，基于電路底層的信號仿真進行動態(tài)功耗預測的方法。然而，目前的FPGA平臺仍然缺乏對應的自動化功耗采樣框架以提高預測效率。由于仿真預測需要對電路信號進行實時記錄、文件生成和功耗映射，在面對規(guī)模較大的應用以及長時間功耗預測的需求時，時間成本和文件存
電子設計工程 2018年23期2018-12-15
- SoC系統(tǒng)功耗評估方法*
物聯(lián)網(wǎng)等環(huán)境的低功耗或微功耗SoC芯片，對功耗指標的要求非常嚴格。如果芯片實際功耗消耗值不能滿足能耗比指標要求，那么即使芯片功能沒有問題，但由于功耗消耗過大也將無法進行推廣應用。所以，SoC集成電路功耗控制，在低功耗芯片的設計中至關重要。低功耗芯片設計過程中，在方案階段采用低功耗架構、RTL代碼設計時采用低功耗設計電路，在后端設計中采用低功耗的設計流程等，以保障芯片的能耗比滿足設計需求。但是，如何確定采取低功耗策略的電路是否滿足指標要求、是否可以進入下一步
通信技術 2018年9期2018-09-29
- 發(fā)展新方向！低功耗屏的價值，來感受一波
。不過，對于屏幕功耗這事兒，很多年來，并沒有什么關注度。像今天這樣，把“低功耗屏”單獨拿出來說事兒，這幾年來，還算首次。這要從一次英特爾的技術會上說起，當時英特爾拿出了兩臺輕薄本樣機，告訴我們：這兩款樣機采用的是低功耗屏，典型功耗只有1W多，大幅降低了整機功耗，而這類屏幕有可能在年底量產(chǎn)。而后，戴爾就宣稱推出了“低功耗屏款Latitude 7490”。所以我們也趕緊弄到手，給大家解讀一下低功耗屏的“威力”。先學兩個重要的基礎知識低功耗屏對于酷睿U系輕薄/輕
電腦報 2018年27期2018-09-13
- 雙重掩碼的模冪算法聚類相關功耗分析攻擊
獻[1]提出差分功耗分析(differential power analysis, DPA)方法以來，研究者提出了多種破解模冪運算法的功耗攻擊方法，如簡單功耗分析(simple power analysis, SPA)[1]、DPA[2-3]、相關功耗分析(CPA)[4-5]。為了防止側信道攻擊，目前模冪算法常采用指數(shù)和底數(shù)掩碼進行有效防范[6]。針對底數(shù)掩碼的抗功耗攻擊算法，文獻[7]提出一種互相關功耗分析方法(CCA)，通過模乘與模乘之間相關性差異破譯
電子科技大學學報 2018年4期2018-07-19
- 一種基于Cache機制的低功耗Flash控制器設計
此，降低微控制器功耗十分必要。嵌入式Flash(eFlash)是一種和傳統(tǒng)CMOS工藝相兼容，內(nèi)嵌于芯片內(nèi)部的非易失性存儲器[3]。eFlash以低成本、高安全性等特點，在微控制器中得以廣泛應用。然而，F(xiàn)lash讀取會產(chǎn)生較大功耗，嚴重影響產(chǎn)品的續(xù)航能力。針對該問題，在Flash控制器中引入Cache機制有助于降低功耗。此外，Cache復用了控制器內(nèi)部邏輯，節(jié)約資源的同時便于工具綜合優(yōu)化。目前，通過優(yōu)化Cache降低嵌入式微處理器功耗的方法較多，如用位寬較
西安郵電大學學報 2018年1期2018-07-12
- 一種處理器體系結構級功耗評估工具設計
處理器體系結構級功耗評估工具設計劉志宏張星張洪峰（武漢第二船舶設計研究所武漢430064）體系結構級功耗評估能讓設計者在設計前期對處理器進行架構權衡，極大地減少設計開銷。論文從體系結構級、電路級和工藝級三個層次，結合工藝縮放比例原理和RTL反饋建模方法，進行處理器功耗建模；在功耗模型基礎上，實現(xiàn)體系結構級功耗評估工具的設計；通過速度、精度分析，表明該體系結構級功耗評估工具在極大提升了功耗評估速度的前提下保證了功耗評估精度。體系結構級；功耗模型；功耗評估Cl
艦船電子工程 2017年7期2017-08-07
- 智能系統(tǒng)的功耗管理與電源管理
智能系統(tǒng)的功耗管理與電源管理北京航空航天大學何立民智能系統(tǒng)是微控制器(MCU)基礎上的應用系統(tǒng)。過去提到過的單片機，以及現(xiàn)在的嵌入式系統(tǒng)都是智能系統(tǒng)。用“智能系統(tǒng)”概念能全面闡明從MCU誕生到單片機、嵌入式系統(tǒng)乃至物聯(lián)網(wǎng)時代電子系統(tǒng)中功耗管理與電源管理的歷史變遷。1 降低功耗是現(xiàn)代電子系統(tǒng)的永恒課題社會越進步，人們消費的電子系統(tǒng)越多。如今電子系統(tǒng)充斥在人們周圍，相應的能源消費巨大，綠色電子的呼聲越來越高。隨著電子系統(tǒng)日益顯著便攜化，人們對低耗系統(tǒng)日益青睞。
單片機與嵌入式系統(tǒng)應用 2017年12期2017-04-17
- 揭開GPU功耗的面紗
并不適合描述芯片功耗，畢竟典型顯卡功耗對玩家來說才更值得參考。隨著用戶對能效的重視，電子產(chǎn)品的功耗一直在呈下降趨勢，PC中的CPU處理器、GPU顯示核心尤是如此，Intel、AMD、NVIDIA這些領軍人物也不斷強調他們的產(chǎn)品能效比在提升，這些變化可以在產(chǎn)品的TDP指標中反映出來。有心的玩家會查詢官網(wǎng)參數(shù)來比較CPU/GPU的TDP指標，但是除了TDP之外，顯卡廠商還開始用TBP、GCP功耗來描述自家產(chǎn)品，再加上以前出現(xiàn)過的SDP、ACP功耗，這些稀奇古怪
個人電腦 2016年12期2017-02-13
- 如何選擇功率合適的電源
源。我的PC整機功耗是多少？要選擇功率合適的電源，我們就要先了解自己PC的功耗。一般來說，PC主機的總功耗主要由內(nèi)部硬件的功耗以及連接在主機上的外圍設備功耗組成，而總功耗則會根據(jù)PC負載的不同而實時變化。通常情況下，待機時整機功耗最低，而高負載時--如運行大型3D游戲--整機功耗最高。對于整機功耗的測定相對比較簡單，使用功耗儀等儀器即可測得，而我們的各類新品評測中也會提到相應的功耗數(shù)據(jù)，感興趣的讀者可以用作參考。不過，并不是每一位玩家所選用的配置都和我們的
個人電腦 2016年6期2016-05-14
- 集群功耗與服務質量的協(xié)調控制調度策略研究
陷,設計并提出了功耗性能層級資源調度控制架構,并對集群級功耗控制層系統(tǒng)建模。2 集群級功耗控制層架構集群級功耗控制層是多層級控制架構中的主控制層,基于集群級的功耗控制而設計架構,每個集群一個集群級功耗控制層。集群級功耗主控制層的主要設計實現(xiàn)原理如下：在集群級功耗控制過程中,通過功耗控制器提供一個接口,根據(jù)從上一控制周期得到的各服務器對各自響應時間數(shù)據(jù)的反饋情況,對各臺服務器按需分配集群功率,即給不同服務器分配不同的功率分配權重,并通過動態(tài)電壓和頻率調節(jié)(D
現(xiàn)代商貿(mào)工業(yè) 2016年36期2016-03-13
- 加入死區(qū)作用逆變控制的電網(wǎng)功耗檢測方法設計
方面，通過對電網(wǎng)功耗的準確檢測，提高電網(wǎng)供電的穩(wěn)定性和可靠性。 就電網(wǎng)系統(tǒng)的功能有效檢測方法，在電力調配和電網(wǎng)管理等領域具有重要的現(xiàn)實價值和意義[1]。電網(wǎng)系統(tǒng)分布在變電所及輸配電線路的各個節(jié)點中，對電網(wǎng)的功耗測試是保證電網(wǎng)穩(wěn)定運行和智能調度的關鍵，傳統(tǒng)方法中，對電網(wǎng)系統(tǒng)的功耗檢測方法主要有多窗譜特征提取算法、神經(jīng)網(wǎng)絡控制算法、K-means數(shù)據(jù)特征調度算法和瞬時梯度下降檢測算法等[2]。 文獻[3]提出一種基于網(wǎng)絡密集信道分配的電網(wǎng)功耗測方法，采用功耗能
電網(wǎng)與清潔能源 2015年9期2015-12-20
- 基于Encounter的低功耗時鐘樹綜合研究
越高，對芯片的低功耗要求也越來越高，現(xiàn)在的工藝尺寸可縮減到20 nm、16 nm或更小，先進的工藝技術可提高集成電路器件集成度及生產(chǎn)出更大的芯片尺寸，但同時意味著時鐘網(wǎng)絡的負載越來越重并可能穿過更長的距離。隨著時鐘網(wǎng)絡越來越復雜，時鐘網(wǎng)絡的功耗占整個芯片高達約50%。所以，為了降低整個芯片功耗，可從降低整個時鐘網(wǎng)絡的功耗著手，本文將介紹門控技術在時鐘網(wǎng)絡的應用，以及多閾值電壓的器件在時鐘網(wǎng)絡的應用，并最終討論了不同驅動能力的緩沖器和反向器對整個時鐘網(wǎng)絡功耗
電子科技 2015年3期2015-12-20
- 利用數(shù)字功率表對計算機軟件功耗的測量與分析
率表對計算機軟件功耗的測量與分析劉廣文（安徽省合肥市第八中學，合肥230071）程序運行能耗分析是計算機節(jié)能技術的研究熱點。本文利用數(shù)字功率表，對筆記本電腦上不同軟件運行的功耗進行實時測量，包括電腦啟動、硬盤讀寫、外圍輸入/輸出設備訪問、網(wǎng)上沖浪、軟件壓縮、多媒體播放和辦公軟件運行等，并對測量數(shù)據(jù)進行對比分析，以提醒人們增強節(jié)能環(huán)保意識。計算機；軟件；功耗；測量；節(jié)能目前，計算機系統(tǒng)的能耗占到全部電力消耗的12%［1］，美國研究機構Gartner對用戶電腦
黑龍江科學 2015年17期2015-12-14
- 基于主成分分析的AES算法相關功耗分析攻擊*
的AES算法相關功耗分析攻擊*蔡 琛1，陳 運1，2，萬武南1，陳 俊1，胡曉霞1 (1.成都信息工程大學應用密碼學研究所，四川 成都 610225;2.電子科技大學 通信學院，四川 成都610054)針對相關功耗分析攻擊中，當功耗曲線的功耗采樣點較多時攻擊速度緩慢的問題，引入了基于主成分分析的預處理方法。利用主成分分析對功耗曲線進行預處理，提取功耗信息中的主成分，拋棄次要成分，將功耗數(shù)據(jù)降維，達到減少數(shù)據(jù)分析量的目的，從而提高攻擊效率。以高級加密標準為研
電子技術應用 2015年8期2015-11-26
- 基于DES密碼電路的差分功耗分析仿真研究
S密碼電路的差分功耗分析仿真研究趙鴻雁1，范科峰2，莫 瑋1，王 勇1，徐克超2，劉 碩2(1.桂林電子科技大學，廣西 桂林 541004；2.中國電子技術標準化研究院，北京 100007)差分功耗分析技術是目前應用廣泛、技術發(fā)展較成熟的非侵入攻擊技術，設計了一個功耗分析仿真平臺，該平臺具有自動化程度高、精度高和仿真速度快的特點。此外，還基于該平臺實現(xiàn)了對DES密碼電路的差分功耗分析，對數(shù)字電視機頂盒安全性的提高具有參考意義。仿真平臺；差分功耗分析； 數(shù)字
電視技術 2015年13期2015-10-12
- 基于低閾值單元的高性能低功耗設計方法＊
）1 引言速度、功耗與面積是高性能微處理器芯片設計的主要性能指標，它們互相制約，難以兼得，因此在設計初始階段需要根據(jù)設計目標確定設計指標。以高速度為目標的設計，則難以避免功耗的增加；以低功耗為目標的設計，則必將引起性能下降。過去數(shù)十年中已經(jīng)出現(xiàn)很多高性能與低功耗的均衡設計，突出的有多閾值電壓技術［1］、多電源電壓技術以及單元尺寸優(yōu)化技術。文獻［2］提出在關鍵路徑上使用低閾值電壓單元來滿足電路的時序要求，在非關鍵路徑上使用高閾值電壓單元來降低電路的靜態(tài)功耗。
計算機工程與科學 2015年11期2015-03-19
- 大功率IGBT功耗的研究
）大功率IGBT功耗的研究王瑞（寶雞文理學院 物理與信息技術系，陜西 寶雞 721013）絕緣柵雙極晶體管（IGBT）是復合全控型電壓驅動式功率半導體器件。為了改善其功耗性能并進行進一步優(yōu)化，論文在闡述IGBT特性基礎上，通過從器件構成和實際應用角度對影響功率器件功耗的主要因素進行分析，并結合實踐對IGBT功率器件的功耗進行深入研究，由此可以更深刻地理解IGBT功耗的產(chǎn)生，這對正確選擇和使用IGBT器件及其系統(tǒng)有一定的實用價值。IGBT；功率損耗；結構；特
電子設計工程 2014年17期2014-09-25
- 一種新型分布式互連線功耗優(yōu)化模型
不斷提高，互連的功耗、延時和信號完整性已經(jīng)成為影響集成電路性能和可靠性的決定性因素．2012年，國際半導體技術路線圖(ITRS)[1]指出，納米級工藝的互連線層數(shù)已經(jīng)達到13層，集成電路的互連線長度已經(jīng)累計達 103m 數(shù)量級，雖然單個納米級集成電路所消耗的功耗不斷降低，但是隨著互連線層數(shù)和長度的持續(xù)增加，互連功耗在整個芯片功耗中所占的比重越來越大．因此，如何減小互連線功耗將成為一個研究熱點．傳統(tǒng)互連線動態(tài)功耗估算中假設互連線等效電容部分消耗能量，因此，功
西安電子科技大學學報 2014年4期2014-07-11
- Piccolo相關性功耗分析攻擊技術研究
硬件資源，最低的功耗實現(xiàn)的一類加密算法，例如，Sony公司提出的CLEFIA密碼算法以及在CHES2007上提出的PRESENT密碼算法已經(jīng)在2012年成為輕量級密碼算法的ISO標準［1-3］.作為CLEFIA的派生算法，Piccolo分組密碼算法于CHES2011上由Sony公司提出，它具有良好的硬件實現(xiàn)效率，在0.13 μm工藝下僅需683個等效門(Gate Equivalents，GE)即可實現(xiàn)加密操作，非常適合在資源受限的環(huán)境中使用［4］，展示出了
哈爾濱工業(yè)大學學報 2013年9期2013-09-02
- 功耗分析攻擊中的功耗與數(shù)據(jù)相關性模型
密碼芯片運算時的功耗入手。通過對密碼芯片運算時的功耗分析發(fā)現(xiàn)，密碼芯片在進行運算時的功耗波形與所使用的密鑰有著一定的關系，當使用密鑰不同時，密碼芯片運算時的功耗也會表現(xiàn)出不同的特性，于是，攻擊者利用這種密鑰和功耗間的關系，對密碼芯片運算過程的功耗進行分析，分析出密碼芯片運算所使用的密鑰，對于這種利用密鑰和運算時的功耗間的關系來進行密鑰分析的方法稱為功耗分析攻擊[1～5]。為了使功耗分析攻擊得以實現(xiàn)，必須建立功耗與密鑰或與密鑰緊密相關的數(shù)據(jù)之間的關系模型，這
通信學報 2012年1期2012-08-07
- SoC門級功耗分析方法
集成電路設計中低功耗的需求也隨之提高。當今SoC低功耗設計技術紛繁復雜，幾乎芯片設計的方方面面都有低功耗設計的技巧。例如系統(tǒng)級的定義和劃分、功耗管理模塊、低功耗指令集的選取、結構級的總線低功耗方法、版圖級的縮小芯片面積、縮短互連線長度，這些都是可能降低SoC芯片功耗的方法[2]。要知道這些方法是否有效地降低了芯片的功耗，需要一套比較精確的功耗分析和估計技術。一套精確有效的功耗評估方法，有利于設計人員及時了解改動引起的功耗變化，有利于采用功耗較優(yōu)的設計細節(jié)，
通信技術 2011年2期2011-05-22
- 基于低功耗的BIST測試生成結構優(yōu)化設計
題，尤其是在降低功耗方面。由于在測試模式下，功耗消耗比正常模式下高很多[1]，為了解決測試功耗問題，許多學者從許多不同的角度進行了各種改進嘗試。在VLSI電路設計中，低功耗問題已成為測試問題的首選。在電路測試過程中由于測試向量的偽隨機特性導致測試效率隨測試向量的增加迅速下降，要達到一定的故障覆蓋率必須需要產(chǎn)生很長的測試向量集，測試向量的偽隨機特性和無效測試向量（對故障覆蓋率沒有貢獻的測試向量）導致測試功耗增加。因此，在測試模式下電路的功耗要比正常工作模式下
電子設計工程 2010年8期2010-09-19
- 基于數(shù)據(jù)流的指令級功耗建模方法
給SoC系統(tǒng)的低功耗設計帶來了問題。嵌入式處理器硬IP核的保護,使得SoC設計者無法得知其底層最為核心的設計細節(jié),須借助其功耗模型才能對整個系統(tǒng)的功耗進行估計與驗證,因此,嵌入式處理器功耗模型成為近來功耗EDA研究的重點之一。嵌入式CPU的指令級功耗模型可以滿足軟件功耗估計的要求。一方面,各種SoC應用軟件使得CPU要處理各種各樣的輸入信號,要求功耗模型要保證穩(wěn)定的計算精度,另一方面,SoC功耗估計通常要包括大量的指令執(zhí)行,功耗模型必須提供足夠快的執(zhí)行速度
探測與控制學報 2010年1期2010-08-27
- 等功耗編碼算法的改進實現(xiàn)及抗功耗分析攻擊研究
言目前，各類基于功耗軌跡對密碼設備進行分析攻擊的技術發(fā)展迅速，從計時（TA, timing analysis）攻擊[1,2]到簡單功耗分析（SPA, simple power analysis）攻擊[3]和差分功耗分析（DPA, differential power analysis）攻擊[4]，現(xiàn)在又發(fā)展為地址差分功耗分析（ADPA, address-bit differential power analysis）攻擊[5,6]等，此類攻擊以其成本低、時
通信學報 2010年8期2010-08-06
- 真實硬件環(huán)境下冪剩余功耗軌跡指數(shù)信息提取
[1,2]到簡單功耗分析(SPA,simple power analysis)[3]和差分功耗分析(DPA,differential power analysis)[4]，現(xiàn)在又發(fā)展出地址差分功耗分析攻擊(ADPA,address-bit differential power analysis)[5,6]等各類基于功耗軌跡進行分析攻擊的技術，此類攻擊對密碼體制算法的實現(xiàn)與運行時硬件安全都提出了新的挑戰(zhàn)。研究者根據(jù)功耗分析攻擊的特性提出的各種防范方案主要從減
通信學報 2010年2期2010-08-04
- 源碼級和算法級的功耗測試與優(yōu)化
的快速發(fā)展,軟件功耗問題顯得越來越重要,應該將“省電”作為軟件優(yōu)化的一項技術指標,這樣對軟件優(yōu)化的評價體系才算完整。值得注意的是,大多數(shù)情況下性能和功耗并不矛盾,減少程序執(zhí)行時間同樣會使程序功耗減少。在功耗優(yōu)化這個問題上,研究者普遍比較關注硬件功耗優(yōu)化,應用各種技術想方設法改進硬件的功耗,比如在芯片制造工藝上采用更精細的納米技術,不斷降低芯片驅動電壓,不斷改變片內(nèi)系統(tǒng)結構等[1]。事實上,整個系統(tǒng)的運行管理是由軟件體現(xiàn)的。在硬件基礎一定的情況下,只有將軟件
單片機與嵌入式系統(tǒng)應用 2010年1期2010-06-22
- 時間和功耗雙隨機化的 AES抗差分能量攻擊設計
0004)時間和功耗雙隨機化的 AES抗差分能量攻擊設計嚴迎建,劉 凱,任 方,朱巍巍(解放軍信息工程大學電子技術學院,鄭州 450004)分析了時間隨機化技術的不足以及掩碼技術(功耗隨機化)的缺點,在完全防御差分能量攻擊的基礎上進行基于抗差分能量攻擊的設計,提出一種時間和功耗雙隨機化的電路結構,將其應用在AES算法中,并在FPGA密碼芯片、示波器和PC機組成的功耗采集分析平臺中進行了驗證.結果表明,該電路具備較強的抗差分能量攻擊能力.差分能量攻擊;時間隨
北京工業(yè)大學學報 2010年6期2010-03-20
- 再省18W
tom主板采用了功耗更低的Intel 945GSE芯片組與Atom N270處理器。其中Intel 945GSE芯片組是專為Atom超便攜電腦設計的移動芯片組，TDP功耗指標由Intel 945GC的22W降至6W，只是其圖形核心工作頻率由Intel 945GC的400MHz降至166MHz。而Atom N270處理器與Atom 230處理器相比，它們的工作頻率相同，均為1，6GHz。但N270采用了專為移動處理器設計的IMVP6供電規(guī)范，其TDP功耗指標
微型計算機 2009年7期2009-12-23
- μＣＯＳ－Ⅱ實時操作系統(tǒng)在μ’ｎＳＰTM中的低功耗研究
有控制嵌入式系統(tǒng)功耗的琦能，并向用戶提供相應的接口函數(shù)，使應用程序的速度和功耗得到兼顧。其優(yōu)點在于從操作系統(tǒng)的底層進行擴展，因此用戶的應用程序幾乎不需要修改就可以將原有的系統(tǒng)功耗降低，在實時操作系統(tǒng)的低功耗改進和降低嵌入式應用系統(tǒng)的功耗等方面有一定參考意義。
現(xiàn)代電子技術 2009年9期2009-06-25
- 回首功耗路
4到新的酷睿2，功耗到底降低了多少?下文將給出一個明確的答復。評測方法目前對于硬件功耗的評測，大部分做法都是測出組件與系統(tǒng)的最低、最高耗電需求，這類評測只能反映2個極端狀態(tài)下的耗電情況。如果你要正確測試CPU功耗，應該考慮到效能因素，因為較快的系統(tǒng)即使功耗較高，它與較慢的系統(tǒng)相比，執(zhí)行時間也會短許多。例如酷睿2雙核增強了性能，在視頻編碼情況下，奔騰4如果需要1h，那么酷睿2雙核只需30min就完成了。為此我們統(tǒng)一以奔騰4630(3.0GHz)為效能基準，然
微電腦世界 2009年1期2009-03-02