相控陣?yán)走_(dá)多通道數(shù)字收發(fā)電路的設(shè)計(jì)

(中國(guó)電子科技集團(tuán)公司第三十八研究所,安徽合肥230088)

0 引言

當(dāng)前相控陣?yán)走_(dá)的收發(fā)分系統(tǒng)多采用全數(shù)字陣列的技術(shù)體制,收發(fā)分系統(tǒng)以數(shù)字陣列模塊(DAM)為核心,采用搭積木的方式構(gòu)筑雷達(dá)的有源天線陣面,每個(gè)陣列單元均包含完整的數(shù)字化收發(fā)通道[1]。

收發(fā)分系統(tǒng)是一個(gè)多通道的數(shù)字化收發(fā)分系統(tǒng)。接收通道完成回波信號(hào)的接收、放大、變頻、濾波和數(shù)字化接收,形成數(shù)字基帶信號(hào),從而由信號(hào)處理分系統(tǒng)實(shí)現(xiàn)接收DBF;發(fā)射通道完成雷達(dá)波形信號(hào)的DDS形成、變頻、濾波放大,經(jīng)功放輸出送天饋分系統(tǒng),其DDS波形形成技術(shù)能夠?qū)崿F(xiàn)高精度相位控制,可以實(shí)現(xiàn)發(fā)射DBF[2]。

本文介紹了一種多通道數(shù)字收發(fā)電路的設(shè)計(jì),從系統(tǒng)的工作原理、器件優(yōu)選、電路設(shè)計(jì)以及指標(biāo)測(cè)試等不同方面進(jìn)行了闡述。

1 工作原理

全數(shù)字陣列體制的雷達(dá)采用搭積木的方式構(gòu)筑雷達(dá)的有源天線陣面,根據(jù)應(yīng)用需求可以選取任意數(shù)量的DAM進(jìn)行系統(tǒng)組合,每個(gè)DAM內(nèi)部通常由8路或16路收發(fā)通道組成。

單路收發(fā)通道分系統(tǒng)的工作原理如圖1所示。接收通道接收來(lái)自天饋系統(tǒng)的射頻回波信號(hào),經(jīng)限幅低噪放放大濾波后,再經(jīng)模擬下變頻、濾波后形成中頻信號(hào),經(jīng)ADC數(shù)字化采樣形成數(shù)字基帶信號(hào),通過(guò)光纖傳輸給信號(hào)處理分系統(tǒng)實(shí)現(xiàn)DBF接收;發(fā)射通道先經(jīng)過(guò)FPGA控制的DDS形成雷達(dá)波形信號(hào),經(jīng)模擬上變頻、濾波放大,再經(jīng)功率放大送天饋分系統(tǒng),其數(shù)字化的DDS波形形成技術(shù)能夠?qū)崿F(xiàn)高精度相位控制。

圖1 收發(fā)分系統(tǒng)工作原理

作為DAM內(nèi)部的核心電路,多通道數(shù)字收發(fā)電路是數(shù)字、模擬電路混合設(shè)計(jì),其設(shè)計(jì)的成功與否直接影響收發(fā)系統(tǒng)的技術(shù)指標(biāo)[3]。本文以八通道設(shè)計(jì)為例,該電路的工作框圖如圖2所示。

圖2 八通道數(shù)字收發(fā)電路的工作框圖

八通道數(shù)字收發(fā)電路以FPGA為核心,控制其外圍的多通道ADC、DDS實(shí)現(xiàn)各獨(dú)立通道的信號(hào)發(fā)射與接收,通過(guò)收發(fā)開關(guān)的控制實(shí)現(xiàn)收發(fā)中頻端口的共用。DDS的發(fā)射波形控制和ADC的接收數(shù)據(jù)回傳均通過(guò)光模塊的光纖通信設(shè)計(jì)實(shí)現(xiàn)。時(shí)鐘電路分別為FPGA、ADC、DDS提供基準(zhǔn)時(shí)鐘、采樣時(shí)鐘和工作時(shí)鐘。電路設(shè)計(jì)中還包括不同數(shù)量的輸入、輸出I/O接口信號(hào)。

2 器件選擇

正確選擇ADC和DDS器件是設(shè)計(jì)全數(shù)字陣列體制收發(fā)系統(tǒng)的重要一環(huán),這將直接影響系統(tǒng)的工作頻率動(dòng)態(tài)范圍、帶寬和總體成本[4]。

Nyquist采樣定理指出:當(dāng)采樣頻率ωS＞2ωM(ωM為輸入信號(hào)的最高頻率)時(shí),采樣后的信號(hào)能準(zhǔn)確地確定原信號(hào)。

給定一個(gè)連續(xù)時(shí)間信號(hào)xc(t),采樣后的離散時(shí)間信號(hào)xs可表示為原信號(hào)與一個(gè)周期沖激信號(hào)p(t)的乘積,如式(1)所示,T為采樣周期。

經(jīng)傅里葉變換,可得到

式中,ωs=2π/T為采樣頻率。設(shè)xc(t)為帶限信號(hào),帶寬為ωN,當(dāng)|ω|＞ωN時(shí)Xc(jω)=0,由式(2)可知xc(t)經(jīng)采樣后的頻譜Xs(jω)就是將Xc(jω)在頻率軸上搬移到0,±ωs,±2ωs,…,±nωs處。因此,只有當(dāng)ωS＞2ωN時(shí),頻譜不會(huì)發(fā)生混疊[5]。

本系統(tǒng)要求中頻輸入信號(hào)小于100MHz,信號(hào)帶寬小于10MHz,根據(jù)上述分析,ADC的采樣時(shí)鐘不需要選擇較高。本電路選擇一款四通道14位ADC,最大采樣率125MHz,典型滿刻度輸入信號(hào)電平是2.0 VP-P(50Ω阻抗),可通過(guò)串行LVDS低電壓差分信號(hào)輸出接口與各種FPGA直接互連。該ADC的參數(shù)設(shè)置與正常工作均通過(guò)FPGA串行配置編程實(shí)現(xiàn)控制。

基于DDS的相位控制和波形產(chǎn)生是數(shù)字收發(fā)單元的關(guān)鍵技術(shù)之一,相控陣?yán)走_(dá)的工作方式要求雷達(dá)信號(hào)具有多種波形形式,需要改變信號(hào)的頻率、脈寬、帶寬等參數(shù),這就要求雷達(dá)的波形形成非常靈活,而DDS恰能滿足這一要求。DDS可以直接對(duì)產(chǎn)生的信號(hào)波形參數(shù)(如頻率、相位、幅度)中的一個(gè)、二個(gè)或三個(gè)同時(shí)進(jìn)行直接調(diào)制。以調(diào)頻為例,對(duì)于一個(gè)DDS系統(tǒng)其輸出頻率為

式中,k為頻率控制字,fclock為DDS輸入時(shí)鐘頻率,n為相位累加器的位數(shù)[6]。

本系統(tǒng)設(shè)計(jì)采用一款四通道寬帶雷達(dá)信號(hào)源芯片,該DDS工作時(shí)鐘頻率為400MHz,輸出以fout中心頻率帶寬為10MHz的數(shù)字信號(hào);其頻率控制碼為32 bit,相位控制碼為16 bit,理論上移相精度可達(dá)到:(360°/216)≈0.005°。

FPGA完成對(duì)其外圍電路的時(shí)序控制、數(shù)據(jù)采集、波形產(chǎn)生、光纖通信等功能。對(duì)FPGA使用資源的評(píng)估主要針對(duì)軟件算法中乘法器的使用情況,主要體現(xiàn)在數(shù)字接收通道所需要的數(shù)字下變頻、數(shù)字濾波器、DBF合成等乘法器資源。本設(shè)計(jì)選用的是Altera公司EP4SGX180系列芯片,該器件包含920個(gè)18 bit×18 bit乘法器、44對(duì)高速差分接口,最大支持6.5 Gbit/s的光模塊傳輸。

光模塊的選型需要根據(jù)單個(gè)DAM最高數(shù)據(jù)傳輸速率的要求,這取決于接收通道數(shù)量、傳輸基帶信號(hào)(I/Q)的瞬時(shí)帶寬,以及傳輸數(shù)據(jù)的位數(shù)。通常情況下對(duì)于大型全數(shù)字相控陣?yán)走_(dá),最高傳輸速率為6.5 Gbit/s的光模塊可以滿足大部分應(yīng)用。

收發(fā)開關(guān)的選型應(yīng)考慮收發(fā)隔離度足夠高,避免發(fā)射通道對(duì)接收通道的影響;收發(fā)開關(guān)的中頻(或射頻)信號(hào)1 d B壓縮點(diǎn)功率值(P-1dB)應(yīng)較大于實(shí)際應(yīng)用的最大功率值,避免因收發(fā)開關(guān)臨近飽和而出現(xiàn)信號(hào)高次交調(diào)。

3 電路設(shè)計(jì)

作為數(shù)?；旌想娐?多通道數(shù)字收發(fā)電路設(shè)計(jì)需要處理好數(shù)字電路對(duì)模擬電路的影響,如數(shù)字時(shí)鐘的豐富頻譜、開關(guān)電源的輻射泄漏對(duì)模擬電路的干擾、PCB布局、布線不合理導(dǎo)致數(shù)字信號(hào)對(duì)模擬信號(hào)的串?dāng)_等。在電路設(shè)計(jì)中應(yīng)本著“重模擬、輕數(shù)字”的思想開展優(yōu)化設(shè)計(jì),可以有效加以控制。

(1)電源的設(shè)計(jì)

在原理圖設(shè)計(jì)階段應(yīng)合理規(guī)劃電路所需的電源品種和應(yīng)用劃分,合理的設(shè)計(jì)可以確保電源上的干擾較小,干凈的電源系統(tǒng)對(duì)模擬電路的技術(shù)指標(biāo)意義重大。

數(shù)字收發(fā)板的電源按照數(shù)字地和模擬地劃分,針對(duì)ADC、DDS等模擬電路的電源設(shè)計(jì)應(yīng)選用線性穩(wěn)壓電源,而FPGA等數(shù)字電路的電源由于電源品種較多、電壓低、電流大,可采用效率較高的DC-DC開關(guān)電源。應(yīng)優(yōu)先考慮模擬系統(tǒng)電源設(shè)計(jì),不應(yīng)使用開關(guān)電源參與供電,可獨(dú)立應(yīng)用線性電源實(shí)現(xiàn)模擬電源設(shè)計(jì),避免開關(guān)電源的開關(guān)頻譜泄漏對(duì)模擬系統(tǒng)的污染。相同電源電壓、不同電源品種的應(yīng)用,通常以磁珠、電容等實(shí)現(xiàn)電源的隔離與濾波。

(2)元器件布局

針對(duì)數(shù)?；旌想娐返腜CB設(shè)計(jì),元器件的合理布局不僅有利于模擬電路與數(shù)字電路的劃分,還方便電路的內(nèi)電層分割和信號(hào)走線,對(duì)于電路的抗干擾能力、實(shí)測(cè)指標(biāo)等方面有重要影響。

元器件布局時(shí)需要考慮的因素有:電路結(jié)構(gòu)設(shè)計(jì)要求、貼裝器件工藝生產(chǎn)要求、發(fā)熱器件的散熱、良好的接地、易損器材的更換維修等,重點(diǎn)應(yīng)考慮有利于模擬電路與數(shù)字電路的劃分。

如圖3所示,電路板根據(jù)模擬地與數(shù)字地劃分為兩個(gè)區(qū)域,模擬電路相對(duì)集中放置在模擬地區(qū)域,數(shù)字電路對(duì)應(yīng)數(shù)字地區(qū)域,兩者不能交叉重疊,圖中虛線為模擬系統(tǒng)與數(shù)字系統(tǒng)的分界線。對(duì)于ADC、DDS電路的模擬輸入、輸出端口,按照器件對(duì)應(yīng)管腳方向放置于模擬區(qū)域,而與FPGA相連的數(shù)字信號(hào)端口對(duì)應(yīng)于數(shù)字區(qū)域。

圖3 元器件布局示意圖

用于電源輸入或輸出的大容量極性電容則應(yīng)放置在電源模塊的周邊,而直接給FPGA、ADC或DDS供電的容量較大的極性濾波電容應(yīng)放置于該元器件的附近,起到供電“蓄水池”的功用。對(duì)于數(shù)量眾多的小容量濾波電容,布局時(shí)應(yīng)盡可能放置在關(guān)鍵元器件的管腳上,這對(duì)于ADC模擬電路尤為重要,不合理的布局會(huì)嚴(yán)重影響模擬系統(tǒng)的實(shí)測(cè)指標(biāo)。

模擬電路應(yīng)遠(yuǎn)離FPGA、DC-DC開關(guān)電源,模擬時(shí)鐘電路盡量靠近ADC、DDS放置,避免數(shù)字信號(hào)干擾模擬電路。在布局時(shí)應(yīng)確保模擬中頻(或射頻)單端信號(hào)的連接路徑盡量短,轉(zhuǎn)換為差分信號(hào)以后則可以長(zhǎng)線匹配傳輸。

(3)內(nèi)電層設(shè)計(jì)

通常情況數(shù)字收發(fā)板的內(nèi)電層設(shè)計(jì)多達(dá)十幾層,為了確保信號(hào)走線對(duì)地的直接回流,規(guī)劃內(nèi)電層時(shí)應(yīng)確保每個(gè)信號(hào)層都有對(duì)應(yīng)的地層與之相鄰。模擬信號(hào)層可以設(shè)定為印制板的正、反兩面,相鄰的兩個(gè)內(nèi)電層對(duì)應(yīng)為模擬地層AGND。將干擾較嚴(yán)重的數(shù)字信號(hào)設(shè)定為信號(hào)內(nèi)電層,再由不同的數(shù)字地層DGND隔離開并封閉于電路板內(nèi)層,以防輻射泄漏到模擬系統(tǒng)。

被定義為電源和地的內(nèi)電層,在進(jìn)行分割劃分時(shí)需要按照?qǐng)D3所示布局圖中的虛線進(jìn)行統(tǒng)一整體分割。每個(gè)內(nèi)電層都可嚴(yán)格劃分為模擬區(qū)域和數(shù)字區(qū)域,這樣可以實(shí)現(xiàn)模擬系統(tǒng)和數(shù)字系統(tǒng)在印制板每一層的水平方向上、層與層之間的垂直方向上都沒(méi)有重疊區(qū)域,實(shí)現(xiàn)兩者的完全隔離。

(4)PCB走線設(shè)計(jì)

印制板布線時(shí)需優(yōu)先關(guān)注模擬信號(hào),考慮模擬信號(hào)的工作頻率、阻抗匹配需求,模擬差分信號(hào)走線時(shí)應(yīng)根據(jù)印制板材的介電常數(shù)、層間距、線徑、線距等參數(shù)調(diào)整為合適的匹配阻抗(通常為50 Ω);應(yīng)盡量確保模擬信號(hào)在模擬區(qū)域走線、數(shù)字信號(hào)在數(shù)字區(qū)域走線,在走線設(shè)計(jì)中進(jìn)一步確保兩個(gè)區(qū)域的隔離。

在內(nèi)電層走信號(hào)線時(shí)應(yīng)確保兩點(diǎn)之間的連線不要有過(guò)孔將連接信號(hào)轉(zhuǎn)入其他信號(hào)層,除非是起始和終點(diǎn)需要連接至元器件的管腳焊盤?？梢酝ㄟ^(guò)優(yōu)化調(diào)整原理圖網(wǎng)表連接關(guān)系,使得同一層的信號(hào)線走相對(duì)平行線,如圖4所示。

圖4 信號(hào)內(nèi)電層走線示意圖

由于沒(méi)有過(guò)孔將該電層的信號(hào)線竄入其他信號(hào)層,同時(shí)該信號(hào)層的相鄰兩層均為地層,可以將數(shù)字信號(hào)在傳輸過(guò)程中產(chǎn)生的干擾有效封閉在該層內(nèi)部。

對(duì)于高速時(shí)序信號(hào)的走線需要走等長(zhǎng)線,可以通過(guò)走線折疊彎曲的方式設(shè)計(jì)實(shí)現(xiàn)。為了實(shí)現(xiàn)信號(hào)線等長(zhǎng)的精確控制,不同的高速電路芯片內(nèi)部管芯到不同管腳的初始長(zhǎng)度也不相同,需要將芯片的初始偏移量計(jì)算入實(shí)際走線總長(zhǎng)度。

另外,為了盡量提高多通道數(shù)字收發(fā)電路的收發(fā)隔離度、通道間隔離度等指標(biāo),對(duì)關(guān)鍵模擬通道支路進(jìn)行局部大面積覆銅、包地、打密孔等處理,做好對(duì)重要模擬信號(hào)的隔離和電路安全接地。

圖5 實(shí)物圖

4 指標(biāo)測(cè)試

圖6所示為DDS輸出的中心頻率70MHz、信號(hào)帶寬10MHz的線性調(diào)頻信號(hào)頻譜圖,脈內(nèi)信噪比實(shí)測(cè)結(jié)果高達(dá)80 dBc。

圖6 DDS輸出頻譜圖

圖7所示為該數(shù)字收發(fā)板在DAM中某接收通道的實(shí)測(cè)數(shù)據(jù)。

圖7 接收通道數(shù)據(jù)

經(jīng)實(shí)測(cè),接收瞬時(shí)動(dòng)態(tài)大于55 dB,接收鏡像抑制和無(wú)雜散動(dòng)態(tài)均在70 dBc以上;發(fā)射和接收通道的通道間隔離度均達(dá)到50 d Bc以上。

5 結(jié)束語(yǔ)

綜上所述,本文介紹的多通道數(shù)字收發(fā)電路從系統(tǒng)原理、器件選擇、電源和地的規(guī)劃以及PCB設(shè)計(jì)等各個(gè)環(huán)節(jié)充分考慮,本著“重模擬、輕數(shù)字”的設(shè)計(jì)理念,實(shí)現(xiàn)了相控陣?yán)走_(dá)體制下全數(shù)字接收和發(fā)射技術(shù),已成功應(yīng)用于某大型相控陣?yán)走_(dá),并為其他不同型號(hào)產(chǎn)品所借用。

[1]胡明春,周志鵬,嚴(yán)偉.相控陣?yán)走_(dá)收發(fā)組件技術(shù)[M].北京:國(guó)防工業(yè)出版社,2010:6-9.

[2]張光義,趙玉潔.相控陣?yán)走_(dá)技術(shù)[M].北京:電子工業(yè)出版社,2006:301-313.

[3]弋穩(wěn).雷達(dá)接收機(jī)技術(shù)[M].北京:電子工業(yè)出版社,2005:77-82.

[4]姜宇柏,游思晴.軟件無(wú)線電原理與工程應(yīng)用[M].北京:機(jī)械工業(yè)出版社,2007:13-19.

[5]張奕,譚劍美.DAM中多通道數(shù)字收發(fā)的設(shè)計(jì)與實(shí)現(xiàn)[J].雷達(dá)科學(xué)與技術(shù),2012,10(3):320-323.

[6]張奕,余海龍,譚劍美.四通道高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2012,35(9):10-12.