基于電快速脈沖群發(fā)生器主電路的建模和設(shè)計(jì)

朱 武，吳仕兵

（上海電力學(xué)院 電子與信息工程學(xué)院，上海 200090）

0 引言

電快速瞬變脈沖群發(fā)生器模擬脈沖干擾信號用于檢驗(yàn)電子設(shè)備抗瞬變脈沖的能力，是電子產(chǎn)品脈沖抗擾度試驗(yàn)的重要設(shè)備。因此，電快速瞬變脈沖群發(fā)生器在電子工業(yè)中得到廣泛應(yīng)用。電快速脈沖群發(fā)生器主電路輸出波形性能的好壞對整個電快速瞬變脈沖群抗干擾度的試驗(yàn)效果至關(guān)重要。在IEC61000-4-4標(biāo)準(zhǔn)中給出了電壓歸一化情況下單個高壓脈沖的要求，高壓脈沖波形的上升沿為5×（1±30%）ns，脈沖波形的半寬在 50×（1±30%）ns范圍內(nèi)，當(dāng)發(fā)生器設(shè)定電壓為Up時，在50 Ω負(fù)載上測量的輸出電壓應(yīng)為 0.5Up（1±10%）［1-2］。 可查資料中缺乏對脈沖形成主電路的設(shè)計(jì)進(jìn)行系統(tǒng)的研究論證［3-6］，為適應(yīng)試驗(yàn)標(biāo)準(zhǔn)的修訂和補(bǔ)充［7］，本文基于脈沖群發(fā)生器工作原理，采用電網(wǎng)絡(luò)分析方法，建立主電路的數(shù)學(xué)模型，確立發(fā)生器主電路的結(jié)構(gòu)參數(shù)，并考慮寄生參數(shù)對輸出波形的影響，系統(tǒng)地研究主電路結(jié)構(gòu)參數(shù)和寄生參數(shù)對脈沖波形的影響。在此基礎(chǔ)上設(shè)計(jì)合理的波形形成主電路，通過搭建試驗(yàn)平臺對脈沖波形進(jìn)行測試，對提高電快速瞬變脈沖群發(fā)生器輸出波形的質(zhì)量有重大意義。

1 建模過程

1.1 脈沖群主電路的工作原理

圖1 主回路原理圖Fig.1 Schematic diagram of main circuit

電快速瞬變脈沖群發(fā)生器主電路的原理如圖1所示，包括儲能電路模塊、放電開關(guān)K、信號形成電路模塊和脈沖群輸出模塊。其中儲能電路主要元件有充電電阻Rc和儲能電容Cc，信號形成電路主要包括阻抗匹配電阻Rm、隔直電容Cd、脈沖持續(xù)時間形成電阻Rs。脈沖通過50 Ω的同軸衰減器輸出。

電快速瞬變脈沖群發(fā)生器的工作過程如下：首先，高壓電源通過充電電阻對儲能電容Cc進(jìn)行充電，一定時間之后，放電開關(guān)K閉合，儲能電容Cc中的能量會通過脈沖形成電路進(jìn)行釋放，在輸出端口形成高壓納秒級的脈沖。當(dāng)儲能電容Cc中的能量釋放一定時間之后，放電開關(guān)K斷開，儲能電容Cc停止釋放能量，高壓電源對儲能電容進(jìn)行充電。在下一次驅(qū)動信號作用下，放電開關(guān)K再次閉合，重復(fù)前述動作，通過50 Ω的同軸衰減器輸出連續(xù)的高壓脈沖群信號。

1.2 電快速脈沖群發(fā)生器等效電路及參數(shù)

電快速脈沖群發(fā)生器輸出的高壓脈沖上升沿為5 ns，脈沖半寬為50 ns，考慮高壓線路和電子開關(guān)的寄生電感的作用，本文建立的脈沖群發(fā)生器主電路等效電路模型如圖2所示。為了簡化模型，Us為電子開關(guān)之后即阻抗匹配電阻Rm前的電壓值，其中L為電子開關(guān)和線路的寄生電感［8］，開關(guān)閉合前高壓電源給電容充滿電，開關(guān)閉合后電容放電，在電感L和脈沖形成電阻Rs的作用下，形成納秒級脈沖Us。在理想狀態(tài)下建立模型，傳輸線路無分布電容，負(fù)載對整體電路無影響，開關(guān)閉合前電容充滿電，Cc兩端電壓Uc初始值為U，Us初始值為0。

圖2 發(fā)生器等效電路Fig.2 Equivalent circuit of generator

首先利用網(wǎng)絡(luò)分析法建立時域下求解網(wǎng)絡(luò)的微積分方程組如下：

求解方程組（1）得到關(guān)于Us的解析式：

將方程組兩邊取拉普拉斯變換，得到復(fù)變數(shù)s為自變量的象函數(shù)代數(shù)方程并對方程求解得Us（s）為：

對所求得的象函數(shù)取拉普拉斯反變換，得到輸出波形的解析表達(dá)式：

Us（t）具有雙指數(shù)曲線的特征，與標(biāo)準(zhǔn)中的要求曲線特征相符。

IEC61000-4-4標(biāo)準(zhǔn)規(guī)定了隔直電容Cd=10 nF，確保脈沖群發(fā)生器的輸出波形中沒有直流分量，隔離負(fù)載電路對脈沖群發(fā)生器工作的影響。標(biāo)準(zhǔn)中提出阻抗匹配電阻Rm為50 Ω，決定了脈沖群發(fā)生器的輸出阻抗。Cc、L、Rs和Rc配合決定了單個脈沖的上升沿和脈沖半寬，單個脈沖能量由儲能電容Cc決定，文獻(xiàn)［9］中提出在2 kV的高壓電源下，脈沖能量小于 4 mJ，由

得到儲能電容Cc小于2000 pF，取1200 pF。取電路中波形測試點(diǎn)前的電感L為100 nH，為了使電容快速充滿電，Rc為150 Ω。標(biāo)準(zhǔn)中脈沖上升沿為5 ns，利用雙曲線解析式（4），由雙曲線最大值處導(dǎo)數(shù)為0，脈沖達(dá)到最大值時間為 5 ns，即 tθ=5 ns，由

得到 Rs≈159 Ω。

1.3 主電路模型的仿真

在求解出高壓脈沖波形輸出解析式和確定結(jié)構(gòu)參數(shù)的基礎(chǔ)上，本文在Pspice中建立仿真模型，其中充電電阻Rc為150 Ω，儲能電容Cc為1200 pF，阻抗匹配電阻Rm為50 Ω，隔直電容Cd為10 nF，脈沖持續(xù)時間形成電阻Rs為159Ω，直流電源元件提供的直流電壓為2 000 V，方波輸出源和電壓控制開關(guān)構(gòu)成程控開關(guān)。為保證高壓電源通過Rc給電容Cc充滿電，設(shè)置開關(guān)在1000 ns時第一次閉合，模擬負(fù)載阻抗Reft為50 Ω。在50 Ω負(fù)載上測量輸出波形如圖3所示，脈沖幅值為918.27 V，上升沿達(dá)到5 ns，脈沖半寬為51 ns，脈沖波形的時間特性符合標(biāo)準(zhǔn)的要求。

圖3 主電路仿真圖Fig.3 Simulative curve of main circuit

2 主電路模型的優(yōu)化

2.1 脈沖幅值特性的優(yōu)化

在建模過程中，確定了電路的結(jié)構(gòu)參數(shù)，Pspice仿真表明時間特性符合IEC61000-4-4標(biāo)準(zhǔn)的要求。仿真中輸出電壓為918.27 V，與標(biāo)準(zhǔn)中理論值相對誤差為8.17%。為了使輸出端電壓更符合標(biāo)準(zhǔn)，采用單一變量法，其他結(jié)構(gòu)參數(shù)不變，在放電開關(guān)后面并聯(lián)陡化電容［10-11］提高脈沖幅值，與實(shí)際應(yīng)用相對應(yīng)，陡化電容Cp分別取10 pF、100 pF和1000 pF，仿真結(jié)果如圖4所示。從結(jié)果可知，當(dāng)陡化電容為10 pF時，幅值和波形與未置陡化電容時基本相同，當(dāng)陡化電容為100 pF和1000 pF時幅值分別增大到1.2 kV和1.6 kV，波形半寬分別減小為35 ns和28 ns。由此可知，陡化電容的設(shè)置會影響脈沖幅值的大小，陡化電容越大，幅值增加越多，同時脈沖半寬有所減小。

圖4 陡化電容仿真圖Fig.4 Simulative curve for different sharpening capacitances

在電壓設(shè)定值為2000V的情形下，經(jīng)多次仿真取最優(yōu)陡化電容為31.7 pF，高壓脈沖峰值為1000.2 V，同時脈沖上升沿為4.1 ns，脈沖半寬為54 ns，均符合標(biāo)準(zhǔn)要求。

確定陡化電容后，采用單一變量法保持電路參數(shù)不變，改變發(fā)生器電壓設(shè)定值，仿真結(jié)果如圖5所示，波形的特征參數(shù)如表1所示。從仿真結(jié)果顯示，脈沖峰值與電壓設(shè)定值成線性關(guān)系，脈沖上升沿基本不變，脈沖半寬的變化也在標(biāo)準(zhǔn)要求范圍內(nèi)。

圖5 不同電壓輸出脈沖波形圖Fig.5 Waveform of output pulse for different voltages

表1 脈沖特征參數(shù)Table 1 Characteristic parameters of pulse for different voltages

因而在實(shí)際設(shè)計(jì)電路中，陡化電容的設(shè)置要綜合考慮陡化電容大小對波形幅值特性和時間特性的影響。

2.2 寄生電感對脈沖波形的影響

脈沖群信號發(fā)生器需要輸出穩(wěn)定的納秒級脈沖波，就要對發(fā)生器的結(jié)構(gòu)參數(shù)和寄生參數(shù)進(jìn)行嚴(yán)格的選取。標(biāo)準(zhǔn)中脈沖上升沿時間為t=5 ns，根據(jù)電快速瞬變脈沖信號的頻譜寬度表達(dá)式（7）得到脈沖的頻譜寬度約為63.5 MHz。

傳送脈沖的導(dǎo)線較長，就可能導(dǎo)致高頻成分溢出。一旦有信號溢出，傳送的脈沖就會發(fā)生畸變。而且所有導(dǎo)體都是感性的，在高頻率的情況下，非常小的一段導(dǎo)線或者電路板上線路的寄生電感都有可能造成很大的影響［12-13］?？紤]到電子元件在電路中位置對波形輸出的影響，假設(shè)高壓放電主回路的導(dǎo)線在高頻高壓下形成的寄生電感只存在于負(fù)載的前后，且取值為200 nH，在Pspice仿真中分別在負(fù)載前、后置電感元件L1和L2，仿真效果如圖6所示。

圖6 模擬電感仿真圖Fig.6 Simulative curve for different inductances

從仿真結(jié)果圖可知，線路寄生電感對脈沖半寬基本沒有影響，負(fù)載前置的電感使脈沖波峰變平緩，負(fù)載后置電感使波形更陡峭?？傮w而言，線路電感對脈沖半寬基本沒有影響，主要影響了脈沖的上升沿時間。因此，設(shè)計(jì)高壓主回路時傳送高頻脈沖導(dǎo)線的長度要盡可能的短，實(shí)際應(yīng)用中直接使用PCB內(nèi)嵌導(dǎo)體連接，減小電感影響。

電路設(shè)計(jì)中影響寄生電感的主要因素是電路板內(nèi)嵌導(dǎo)體的幾何尺寸，設(shè)帶狀導(dǎo)體模型是一個長方體。則帶狀導(dǎo)體電感量如下式所示［14］：

其中，u0為真空磁導(dǎo)率；l、w、h 分別為導(dǎo)體長、寬、高。經(jīng)過實(shí)際測量所得PCB內(nèi)嵌連接導(dǎo)體電感參數(shù)如表2所示。

表2 PCB內(nèi)嵌導(dǎo)體線參數(shù)Table 2 Parameters for different embedded conductor lines of PCB

為了研究實(shí)際線路寄生電感對脈沖群發(fā)生器輸出波形的影響，在Pspice軟件中進(jìn)行仿真研究。仿真模型如圖7（a）所示，L1—L4為線路寄生電感，取表2所計(jì)算的值，Reft為模擬負(fù)載。仿真結(jié)果如圖7（b）所示。

圖7 線路電感仿真Fig.7 Simulation of circuitry inductance

脈沖形成主回路的內(nèi)嵌導(dǎo)體寄生電感對波形影響不大，采用內(nèi)嵌導(dǎo)體線連接的方式設(shè)計(jì)的主回路仿真輸出的高壓波形符合標(biāo)準(zhǔn)要求。

2.3 電快速瞬變脈沖群的實(shí)現(xiàn)

電快速瞬變脈沖群抗擾度試驗(yàn)機(jī)理是基于連續(xù)的脈沖干擾序列對受試設(shè)備的累積充電效應(yīng)，為了達(dá)到連續(xù)的脈沖群序列，本文在Pspice建模中使用PWM電壓控制開關(guān)（PWM脈沖源對應(yīng)圖7中的V1；電壓控制開關(guān)對應(yīng)圖7中S）。

開關(guān)在PWM源的控制下有序地閉合與導(dǎo)通，儲能電容有序地充放電，在脈沖形成電路的作用下形成高壓脈沖群，如圖8所示。

圖8 脈沖群仿真圖Fig.8 Simulative pulse train

3 主電路的設(shè)計(jì)與試驗(yàn)

綜合考慮IEC61000-4-4標(biāo)準(zhǔn)的要求、實(shí)際元件的選擇和對實(shí)際輸出波形的優(yōu)化［15-16］，設(shè)計(jì)的主電路見圖9。其中，R1為充電限流電阻，控制高壓電源對儲能電容的充電速度，限制回路電流；電容C1—C6為波形發(fā)生電路的主電容，采用瓷片電容，具有高頻特性好、頻率一致性較好等特點(diǎn)，其大小決定了單個脈沖的能量；波形形成電阻R3與儲能電容相配合，決定了脈沖的形狀；電容C7和R2組成積分電路，讓波形前沿變緩，控制前沿參數(shù)。

圖9 主電路設(shè)計(jì)圖Fig.9 Design of main circuit

C9和R4的組合主要有2個作用：一是阻抗匹配；二是隔直作用，串接在電路中起微分作用。C10并接在波形回路輸出極起積分作用，抬高波形輸出尾部，增加波形能量以加強(qiáng)信號的干擾強(qiáng)度。因?yàn)槊}沖群發(fā)生器產(chǎn)生波形為高壓納秒級脈沖，故所采用的電阻和電容要求相對較高。電阻值的大小應(yīng)與電壓、頻率無關(guān)，寄生電感以及分布電容都要盡可能小。本設(shè)計(jì)中采用金屬膜電阻，具有固有電感小、高頻響應(yīng)好等優(yōu)點(diǎn)；電容在滿足耐壓的條件下，固有電感要盡可能的小，本設(shè)計(jì)中采用無感電容。

基于脈沖群發(fā)生器的主電路的模型，設(shè)計(jì)高壓主回路PCB并進(jìn)行脈沖波形測試試驗(yàn)。在2000 V的供電情形下，示波器測量脈沖曲線如圖10所示，單個脈沖波峰值為956 V，脈沖上升沿為4.8 ns，半寬為41.0 ns，脈沖群下降沿有負(fù)值的跳變，與理論仿真相符，均符合技術(shù)標(biāo)準(zhǔn)的要求。

圖10 主電路試驗(yàn)圖Fig.10 Test of main circuit

4 結(jié)論

基于數(shù)學(xué)分析方法建立了脈沖群發(fā)生器主電路模型，并研究寄生參數(shù)對脈沖的影響。在此基礎(chǔ)上結(jié)合Pspice仿真結(jié)果和實(shí)際電路需要，完成主電路的設(shè)計(jì)，并通過主回路試驗(yàn)進(jìn)行結(jié)構(gòu)參數(shù)驗(yàn)證，主電路輸出波形上升沿達(dá)到4.8 ns，脈沖半寬達(dá)到41.0 ns，脈沖波峰幅度參數(shù)滿足標(biāo)準(zhǔn)IEC61000-4-4的技術(shù)要求。電快速脈沖群發(fā)生器主電路的建模和設(shè)計(jì)是發(fā)生器總體設(shè)計(jì)的基礎(chǔ)，同時為研究具有更快前沿的脈沖群發(fā)生器提供了設(shè)計(jì)經(jīng)驗(yàn)。