6 kV鏈?zhǔn)絊TATCOM控制器設(shè)計(jì)

唐艷波，張敬，李文峰

（1.國網(wǎng)青島供電公司，山東青島 266003；2.山東電力建設(shè)第一工程公司，山東濟(jì)南 250100；3.中國電力科學(xué)研究院，北京 100192）

目前幾乎所有的STATCOM均采用DSP芯片作為控制器，其開發(fā)周期長、I/O點(diǎn)數(shù)少，無法用一個(gè)DSP芯片完成多臺(tái)SVG的并機(jī)運(yùn)行。而且DSP易受外界環(huán)境干擾，造成程序不能正常運(yùn)行[1-3]。具有DSP數(shù)字信號(hào)處理功能單元的FPGA，具有并行運(yùn)算能力，其運(yùn)算速度以及I/O點(diǎn)數(shù)可以滿足STATCOM控制要求。同時(shí)FPGA內(nèi)部程序采用邏輯陣列實(shí)現(xiàn)，不易受外部環(huán)境干擾。因此采用全FPGA技術(shù)對(duì)6 kV鏈?zhǔn)絊TATCOM的控制器的硬件結(jié)構(gòu)進(jìn)行了設(shè)計(jì)，具有一定的應(yīng)用價(jià)值。

1 STATCOM工作原理

圖1為STATCOM的結(jié)構(gòu)示意圖，其中信號(hào)調(diào)理板、FPGA控制板以及信號(hào)驅(qū)動(dòng)板構(gòu)成了STATCOM的控制電路；功率變換器、連接電抗、軟起電阻、主接觸器等構(gòu)成STATCOM的主電路。Vc為功率變換器輸出電壓；Vs為系統(tǒng)電壓。通過控制連接電感兩端的電壓關(guān)系，即可使流經(jīng)電感的電流IL在容性電流和感性電流之間進(jìn)行調(diào)整。IL與功率變換器的輸出電壓Vc及系統(tǒng)電壓Vs的關(guān)系如圖2所示，當(dāng)Vc>Vs時(shí)為容性電流；當(dāng)Vc

圖1 STATCOM結(jié)構(gòu)圖Fig.1 The structure of STATCOM

2 控制電路設(shè)計(jì)

根據(jù)鏈?zhǔn)絊TATCOM的工作原理，從提高裝置的工作可靠性出發(fā)，采用主從控制器相結(jié)合的方式對(duì)控制電路進(jìn)行設(shè)計(jì)?？刂破鞑捎脁ilinx具有數(shù)據(jù)處理功能的FPGA代替?zhèn)鹘y(tǒng)的DSP控制器，總的電路控制框圖如圖3所示。主控制器負(fù)責(zé)整個(gè)裝置的數(shù)據(jù)存儲(chǔ)、運(yùn)行監(jiān)控與通訊。從控制器位于每個(gè)級(jí)聯(lián)的功率模塊內(nèi)部，其主要作用為產(chǎn)生PWM、處理采樣數(shù)據(jù)、獲取驅(qū)動(dòng)狀態(tài)、與主控制器通訊以及當(dāng)失去與主控制器聯(lián)系時(shí)獨(dú)立控制功率模塊等[7]。

圖3 STATCOM控制結(jié)構(gòu)圖Fig.3 The control structure of STATCOM

2.1 主控制器設(shè)計(jì)

2.1.1 FPGA主控制板設(shè)計(jì)

對(duì)FPGA控制板設(shè)計(jì)需要首先確定系統(tǒng)所需要的I/O個(gè)數(shù)。設(shè)計(jì)中各功率單元選用1700 V的IGBT模塊，BUS電壓最高可使用到1100 V，功率模塊輸出的最大電壓為1100×0.9/1.414=700 V，對(duì)于6000 V母線電壓的應(yīng)用，采用三角形接法，并考慮一級(jí)冗余，最大需要級(jí)聯(lián)的個(gè)數(shù)為：6600/700+1=11。若考慮一個(gè)控制器可以控制兩路級(jí)聯(lián)，則控制器需要控制11×3×2=66個(gè)功率模塊，如果每個(gè)功率模塊通過4條光纖鏈路和控制器通訊，需要控制器提供264個(gè)I/O口[8-9]。

控制器由主控制器和從控制器兩部分組成，主控制器負(fù)責(zé)整個(gè)裝置的數(shù)據(jù)存儲(chǔ)、運(yùn)行監(jiān)控與通訊；從控制器位于每個(gè)級(jí)聯(lián)的功率模塊內(nèi)部，其主要作用為產(chǎn)生PWM、處理采樣數(shù)據(jù)、獲取驅(qū)動(dòng)狀態(tài)、與主控制器通訊以及當(dāng)失去與主控制器聯(lián)系時(shí)獨(dú)立控制功率模塊等。

主FPGA控制板如圖4所示，控制芯片采用XC3SD1800A，其內(nèi)部集成有XtremeDSP，性能達(dá)到30 GM·C/s、存儲(chǔ)器帶寬高達(dá)2196 Mb/s。

圖4 主控制器結(jié)構(gòu)Fig.4 The master controller

由于其需提供多種數(shù)據(jù)存儲(chǔ)能力、實(shí)時(shí)時(shí)鐘、以及足夠的I/O口。首先是RAM，使用32 MB×16 DDR2 SDRAM，運(yùn)行時(shí)鐘可達(dá)到100 MHz以上。需要頻繁保存的配置數(shù)據(jù)要存儲(chǔ)到24C16（EEPROM/IIC）上。其余需要保存的用戶數(shù)據(jù)存儲(chǔ)到M25P16（SPI FLASH）上。FPGA的配置數(shù)據(jù)和程序存儲(chǔ)到專用的M25P16（SPI FLASH）上。采用DS1302（IIC）作為RTC，為系統(tǒng)提供實(shí)時(shí)時(shí)鐘[10]。

BANK1用作RAM接口（獨(dú)占），其余3個(gè)BANK除掉專用的引腳外，共287個(gè)I/O（INPUT/OUTPUT），88個(gè)IP（INPUT），用于光纖I/O。

2.1.2 信號(hào)調(diào)理板設(shè)計(jì)

信號(hào)調(diào)理板負(fù)責(zé)對(duì)采集的電網(wǎng)電壓、電流以及流經(jīng)串聯(lián)電抗器上的補(bǔ)償電流進(jìn)行檢測，從CT、PT采樣出來的是電流信號(hào)，需要將電流信號(hào)變成電壓信號(hào)，每個(gè)通道的輸入電流暫定為±50 mA，之后送入ADC。采用TLC074作為信號(hào)調(diào)理運(yùn)放，可以直接輸出±50 mA電流。具體電路如圖5所示。

首先經(jīng)過一個(gè)電阻R85，將電流轉(zhuǎn)換成電壓；然后再經(jīng)過差分放大電路，增益分放大效果，比例電阻推薦采用0.1%精密電阻，使運(yùn)放同相、反相輸入阻抗盡可能一致。在輸入另加一個(gè)直流偏置2.5 V，VRV=I-RV×11+2.5 V。

圖5 信號(hào)調(diào)理圖Fig.5 The signal conditioning diagram of STATCOM

采樣板采用ADS7230作為模數(shù)轉(zhuǎn)換器，可以實(shí)現(xiàn)1 msample/s，12位無丟碼采樣，具有2個(gè)模擬輸入通道。模擬輸入信號(hào)幅值可達(dá)5 V，并采用差分輸入模式，對(duì)噪聲的抑制能力較強(qiáng)。每個(gè)采樣板使用6片ADS7230，不使用模擬開關(guān)可實(shí)現(xiàn)12通道，每個(gè)通道500 ksample/s的采樣速率。這12個(gè)通道可轉(zhuǎn)換3相母線電壓、3相母線電流、3相電感電流、3路備用。具體電路如圖6所示。

在輸入管腳處加上RC低通濾波器（截止頻率約在170 kHz），用來濾除從源傳來的噪聲。輸入為單極性電壓，幅度范圍0 V ～VREF。ADC與FPGA通訊采用SPI主從控制方式（FPGA為主設(shè)備，ADS7230為從設(shè)備），由一個(gè)主設(shè)備多個(gè)從設(shè)備組成，由圖6中的SDI（數(shù)據(jù)輸入）、SDO（數(shù)據(jù)輸出）、SClK（時(shí)鐘）、CS（片選）進(jìn)行控制。由于SPI采用的是串行通訊協(xié)議，因此圖中的管腳SCLK用于產(chǎn)生時(shí)鐘脈沖，SDI與SDO在此脈沖的基礎(chǔ)上完成數(shù)據(jù)傳輸。

圖6 采樣電路Fig.6 The sam pling circuit

2.1.3 光纖電路板設(shè)計(jì)

功率模塊與控制器之間采用光通信方式，光纖通信有不怕外界強(qiáng)電磁場的干擾、信道間無串?dāng)_、損耗低、柔軟可撓等優(yōu)點(diǎn)[5]。特別是在高壓系統(tǒng)中，弱電控制信號(hào)極易受干擾，影響系統(tǒng)的正常運(yùn)行。每個(gè)光纖接口板可以和6個(gè)功率模塊通訊，每個(gè)功率模塊通過4條光纖鏈路和控制器通訊。采用異步串行通訊，只需使用1收1發(fā)2個(gè)通道，其余2個(gè)通道備用。

光纖收發(fā)器是一種將短距離的電信號(hào)和長距離的光信號(hào)進(jìn)行互換的傳輸媒體轉(zhuǎn)換單元。本模塊采用Agilent的HFBRx528。其中，1528為發(fā)送器，2528為接收器。HFBRx528工作波長為650 nm（紅色可見光），數(shù)據(jù)傳輸速率可達(dá)10 Mbit/s，推薦工作電流60 mA。

2.1.4 通訊電路設(shè)計(jì)

通訊板包括2個(gè)RS232接口，2個(gè)RS485接口，2個(gè)CAN接口，另外還有4個(gè)開關(guān)量輸入，6個(gè)開關(guān)量輸出。設(shè)置開關(guān)量輸入和輸出主要是為了響應(yīng)某些需要快速反應(yīng)的輸入和輸出，其余慢速的開關(guān)量輸入及輸出由PLC實(shí)現(xiàn)。開關(guān)量輸入和輸出使用6N137隔離。

RS232接口用于近距離通訊，可用于與上位機(jī)通訊，或外接GSM模塊或無線模塊進(jìn)行遠(yuǎn)距離無線通信。RS232接口提供5 V/1 A電源，可用于給外接模塊供電。RS232采用6N137作信號(hào)隔離，以提供高達(dá)921600B/S的波特率。RS232由FPGA實(shí)現(xiàn)。

RS485接口用于與PLC，或遠(yuǎn)程監(jiān)控系統(tǒng)通訊；也使用6N137作信號(hào)隔離，SN75176作為收發(fā)器；RS485也由FPGA實(shí)現(xiàn)。

CAN接口主要用于與監(jiān)控系統(tǒng)的通信或多臺(tái)機(jī)器間的通信。使用6N137作信號(hào)隔離，82C250作為收發(fā)器，CAN控制器采用MCP2515。

所有通信接口之間相互隔離，為此設(shè)計(jì)隔離電源模塊，以+12 V為輸入，產(chǎn)生+5 V/1 A。模組使用UC3846D作為控制芯片。

2.2 從控制器設(shè)計(jì)

從控制器的結(jié)構(gòu)如圖7所示，控制芯片采用xilinx XC3S200A FPGA，主要完成采樣、通訊、PWM驅(qū)動(dòng)信號(hào)輸出、BUS均壓放電等功能。

圖7 從控制器結(jié)構(gòu)Fig.7 The slave controller

2.2.1 模塊輸出電壓采樣電路設(shè)計(jì)

輸出電壓采樣放大濾波電路如圖8所示，由于模塊輸出電壓正常情況下大于1000 V，不能直接送到AD中轉(zhuǎn)換，因此首先通過電阻分壓（如圖8中紅框所示），電阻由24個(gè)365 kΩ（0805/0.1%）和4個(gè)4.02 kΩ（0603/0.1%）的貼片電阻組成，0805的貼片電阻耐壓值為150 V，最大功率為1/8 W。設(shè)計(jì)最大采樣輸入電壓為1700 V，采樣電阻經(jīng)過分壓后實(shí)際承受的最大電壓約為70 V，功率約為15 μW，遠(yuǎn)小于額定值。所以采樣電阻的選取是合適的。為保證差分放大效果，分壓電阻及比例電阻必須采用0.1%精密電阻，使運(yùn)放同相、反相輸入阻抗盡可能一致。電阻分壓送入由TLC074組成的儀用放大器進(jìn)行差分放大，當(dāng)R46=R59、R35=R63、R36//R179=R64//R178時(shí)，增益可簡化為

圖8 電壓采樣Fig.8 The sam pling circuit of voltage

Vout=-（OUT×4.587×10-4×3.18+2.5）

2.2.2 BUS均壓放電電路設(shè)計(jì)

在模塊工作過程中，BUS電壓可能超出正常范圍，因此設(shè)計(jì)放電電路，使得BUS電壓下降到正常范圍。具體電路如圖9所示。

圖9 BUS均壓電路Fig.9 The sharing voltage of BUS

正常工作時(shí)，IO_DIS為高電平，Q3截止，光耦導(dǎo)通，BUS+通過3個(gè)330 kΩ電阻到BUS-。MOSFET關(guān)斷。當(dāng)BUS過壓時(shí)，IO_DIS為低電平，Q3導(dǎo)通，光耦截止，BUS+通過3個(gè)330 kΩ電阻給MOSFET的結(jié)電容充電直至導(dǎo)通，之后穩(wěn)壓管分流使其保持在15 V驅(qū)動(dòng)電壓。同時(shí)，BUS+連接一個(gè)放電電阻通過MOSFET放電，放電功率50 W。設(shè)BUS電壓為1700 V，驅(qū)動(dòng)電阻功率為3 W，選用額定功率2 W的電阻，留有足夠裕量。放電電阻放電用的MOSFET選用IXBH-6N170，VCES=1700 V，IC=12 A（25 ℃），ICM=24 A（25 ℃，1 ms），滿足要求。

3 實(shí)驗(yàn)

為驗(yàn)證所設(shè)計(jì)控制器的性能，搭建了鏈?zhǔn)絊TATCOM的實(shí)驗(yàn)平臺(tái)。各功率模塊電容為320 μF/1200 V，連接電感為1.1 mH/6 kV/300 A。設(shè)計(jì)中STATCOM的電壓環(huán)、電流環(huán)及平衡鏈均采用PI調(diào)節(jié)器進(jìn)行控制。圖10為實(shí)驗(yàn)平臺(tái)結(jié)構(gòu)圖。

圖11為從控制器的PWM驅(qū)動(dòng)信號(hào)波形，從圖中可以看出看出PWM波并沒有振鈴及反射，串?dāng)_的現(xiàn)象發(fā)生。

圖12為功率模塊的IGBT開通與關(guān)斷波形，從圖12可以看出開通過程調(diào)整迅速，關(guān)斷時(shí)，反峰電壓良好。

圖13為整個(gè)實(shí)驗(yàn)裝置在負(fù)載投入時(shí)刻的補(bǔ)償效果圖，從圖13可以看出STATCOM從負(fù)載開始投入就立即進(jìn)行補(bǔ)償，不僅可以補(bǔ)償無功還可以抑制諧波，最終電流波形趨于正弦且與電壓同相，補(bǔ)償效果良好。

圖10 實(shí)驗(yàn)平臺(tái)Fig.10 The experiment platform

圖11 從控制器發(fā)出的PWM波形Fig.11 The PWM waveform from controller

圖12 功率模塊IGBT開通與關(guān)斷波形Fig.12 The on/off waveform of power module IGBT

圖13 STATCOM補(bǔ)償實(shí)驗(yàn)Fig.13 The compensation experiment of STATCOM

4 結(jié)語

采用具有數(shù)字信號(hào)處理功能的FPGA芯片進(jìn)行系統(tǒng)設(shè)計(jì)，可以充分利用其并行運(yùn)算處理功能，提高整個(gè)系統(tǒng)的響應(yīng)速度。同時(shí)FPGA芯片不受外部電磁干擾影響且I/O口較多，可以滿足STATCOM的設(shè)計(jì)需求。

[1] 蔡海青，張建設(shè)，韓偉強(qiáng)，等.南方電網(wǎng)東莞STATCOM過負(fù)荷與暫態(tài)邏輯控制仿真研究[J].南方電網(wǎng)技術(shù)，2013，7（4）:75-77.CAI Haiqing，ZHANG Jianshe，HAN Weiqiang，et al.Simulation on the overload and transient logical controls of dongguan STATCOM in CSG[J].Southern Power System Technology，2013，7（4）:75-77（in Chinese）.

[2] 高小剛，周羽生，王云飛.UHVDC換流站環(huán)形接地極埋深特性研究[J].電瓷避雷器，2012（2）:72-76.GAO Xiaogang，ZHOU Yusheng，WANG Yunfei.Research on the burial depths characteristics of the annular grounding electrodes in UHVDC converter stations[J].Insulators and Surge Arresters，2012（2）:72-76（in Chinese）.

[3] 張廷營.采用STATCOM抑制次同步諧振的理論與仿真研究[J].電網(wǎng)與清潔能源，2013，29（11）:49-54.ZHANG Tingying.Theory and simulation research of STATCOM for damping subsynchronous resonance[J].Power System and Clean Energy，2013，29（11）:49-54（in Chinese）.

[4] 方磊，王英健，張玉環(huán).電力系統(tǒng)諧波檢測加窗插值算法及其Matlab實(shí)現(xiàn)[J].電瓷避雷器，2009（3）:39-42.FANG Lei，WANG Yingjian，ZHANG Yuhuan.Power system harmonics measurement window interpolation algorithm and the realization with matlab[J].Insulators and Surge Arresters，2009（3）:39-42（in Chinese）.

[5] 陳晟.電能質(zhì)量與供電可靠性關(guān)系分析[J].高壓電器，2013，49（12）:99-103.CHEN Sheng.Analysis of relationship between power quality and power supply reliability[J].High Voltage Apparatus，2013，49（12）:99-103（in Chinese）.

[6] 尚勇，朱岸明，王敏，等.高壓大容量SVC閥組冷卻系統(tǒng)優(yōu)化設(shè)計(jì)[J].高壓電器，2013，49（3）:79-84.SHANG Yong，ZHU Anming，WANG Min，et al.Optimal design of thyristor valve cooling-system for high-voltage and large capacity SVC[J].High Voltage Apparatus，2013，49（3）:79-84（in Chinese）.

[7] 解蕾，金琪，劉晨怡，等.含有動(dòng)態(tài)無功補(bǔ)償器的供電系統(tǒng)自動(dòng)電壓控制設(shè)計(jì)[J].電力與能源，2014，35（1）:35-42.XIE Lei，JIN Qi，LIU Chenyi，et al.Automatic voltage control design of power supply system with dynamic reactive power compensator SVC[J].Power&Energy，2014，35（1）:35-42（in Chinese）.

[8] 劉俊杰，趙鋼，李彪.基于新型電流直接控制策略的SVG仿真研究[J].電網(wǎng)與清潔能源，2013，27（6）:21-24.LIU Junjie，ZHAO Gang，LI Biao.Simulation and study of SVG based on new direct current control strategy[J].Power System and Clean Energy，2013，27（6）:21-24（in Chinese）.

[9] 許勝輝.逆變器輸出濾波器的設(shè)計(jì)[J].高壓電器，2011，47（12）:44-48.XU Shenghui.Design of inverter output filters[J].High Voltage Apparatus，2011，47（12）:44-48（in Chinese）.

[10] 劉嬌，劉斯佳，秦斌，等.逆變站無功控制及無功補(bǔ)償設(shè)備的投切策略[J].電力與能源，2012，33（6）:535-539.LIU Jiao，LIU Sijia，QIN Bin，et al.Reactive power control and the strategy of reactive power compensation equipment for switching on the inverter station[J].Power&Energy，2012，33（6）:535-539（in Chinese）.