一種EAS掃頻信號源的設(shè)計(jì)與實(shí)現(xiàn)

牛元海，劉太君，葉 焱，石志京

(寧波大學(xué)信息科學(xué)與工程學(xué)院，浙江寧波315211)

0 引言

在電子商品防盜(Electronic Article Surveillance，EAS)系統(tǒng)中，掃頻信號源的掃頻方式(頻帶寬度、頻點(diǎn)數(shù)和掃頻周期等)、掃頻信號性能(頻率精確度、相位噪聲)等指標(biāo)將直接或間接影響天線發(fā)射信號的質(zhì)量與接收端標(biāo)簽識別的靈敏度、檢測率和誤碼率。

傳統(tǒng)EAS信號源多采用普通單片機(jī)控制頻率合成芯片甚至是用模擬電路產(chǎn)生，頻率精確度和可控性較低。設(shè)計(jì)以TI公司TMS320F28335為主控芯片控制AD9834芯片產(chǎn)生掃頻正弦波，無論是控制能力還是數(shù)字合成技術(shù)都有較大提高。另外，隨著標(biāo)簽制作工藝的提高，其諧振頻率更加精確，波動(dòng)范圍越來越小，所以信號掃頻范圍設(shè)計(jì)為8．0～8．5 MHz，而不再采用一直以來 7．2 ～8．2 MHz的傳統(tǒng)頻帶指標(biāo)，這樣可以減小信號掃頻寬度，掃頻周期更短，對提高系統(tǒng)的檢測率大有助益。

1 工作原理及芯片概述

1．1 掃頻信號發(fā)生原理

正弦波的一般表示形式為:a(t)=sin(ωt)，可見正弦信號是非線性的，但是正弦波的相位是線性變化的:Δphase=ωΔt，繼續(xù)推理可得:ω =Δphase/Δt=2πf，求得所需發(fā)生的頻率為:f=Δphase×fMCLK/2π，上式轉(zhuǎn)化一下便可得出頻率寄存器的表達(dá)式:

式中，F(xiàn)REQREG表示頻率字，F(xiàn)OUT是需要輸出的正弦波頻率，而fMCLK是外部晶振信號頻率。

1．2 核心芯片介紹

設(shè)計(jì)使用的核心芯片有2片:ANALOG DEVICES公司AD9834芯片用于發(fā)生掃頻信號;德州儀器公司(TI)TMS320F28335芯片用于系統(tǒng)控制和數(shù)據(jù)的發(fā)送。

AD9834是一款75 MHz、低功耗 DDS器件，能夠產(chǎn)生高性能正弦波和三角波輸出，當(dāng)時(shí)鐘速率為1 MHz時(shí)最高可實(shí)現(xiàn)0．004 Hz的分辨率。AD9834通過一個(gè)三線式串行接口寫入數(shù)據(jù)，該串行接口能夠以最高40 MHz的時(shí)鐘速率工作，并且與DSP和其他微控制器標(biāo)準(zhǔn)兼容。

TMS320F28335是TI公司新推出的一款浮點(diǎn)型數(shù)字信號處理器，在擁有很好的控制性能的基礎(chǔ)上兼?zhèn)鋸?fù)雜的浮點(diǎn)計(jì)算能力，可以節(jié)省代碼執(zhí)行時(shí)間和存儲(chǔ)空間，具有精度高、成本低、功耗小、外設(shè)集成度高、數(shù)據(jù)及程序存儲(chǔ)量大和AD轉(zhuǎn)換更快速等優(yōu)點(diǎn)，為嵌入式工業(yè)應(yīng)用提供了更加優(yōu)秀的性能和更加簡單的軟件設(shè)計(jì)。DSP28335外設(shè)資源豐富，設(shè)計(jì)使用其多通道緩沖串行端口(McBSP)向AD9834寫入控制字、頻率子以及相位字。

2 系統(tǒng)硬件設(shè)計(jì)

2．1 DSP28335最小系統(tǒng)設(shè)計(jì)

(1)電源部分

DSP28335內(nèi)核電壓為1．9 V，I/O引腳電壓為3．3 V，所以本設(shè)計(jì)采用外部5 V直流電源供電，然后接到TPS767D301(TI公司新推出的雙路低壓差電壓調(diào)節(jié)器，其中一路是可以調(diào)節(jié)的)用以產(chǎn)生上述所需電壓。

(2)時(shí)鐘部分

一般簡單的應(yīng)用設(shè)計(jì)可以采用DSP內(nèi)部晶振作為時(shí)鐘信號，但考慮EAS系統(tǒng)的復(fù)雜性和前后時(shí)鐘同步問題，本設(shè)計(jì)采用50 MHz的外部晶振提供給XCLKIN作為DSP部分的時(shí)鐘輸入，同時(shí)也連接到AD9834的MCLK引腳，這樣既保證了同步也有較高的穩(wěn)定性。

(3)JTAG接口部分

JTAG接口是鏈接調(diào)試電路板和PC仿真器的硬件接口，用于DSP開發(fā)人員進(jìn)行軟件調(diào)試，它主要包括這樣幾個(gè)引腳:TDI、TDO、TMS、TCK、#TRST 5個(gè)JTAG信號和EMU0、EMU1 2個(gè)仿真信號。設(shè)計(jì)的JTAG接口部分設(shè)計(jì)如圖1所示。

圖1 JTAG調(diào)試端口電路圖設(shè)計(jì)

2．2 DSP與DDS的接口設(shè)計(jì)

本設(shè)計(jì)創(chuàng)新地采用DSP28335提供的多通道緩沖串口向AD9834寫入數(shù)據(jù)，所以這里所說的接口設(shè)計(jì)就是多通道緩沖串口的硬件接口設(shè)計(jì)。

多通道緩沖串口(Multichannel Buffered Serial Port，McBSP)，它的通信主要靠6個(gè)引腳完成，發(fā)送引腳 MDX、接收引腳 MDR、發(fā)送時(shí)鐘信號引腳MCLKX、接收時(shí)鐘信號引腳MCLKR、發(fā)送幀同步引腳MFSX和接收幀同步引腳MFSR。如圖2所示，通過 GpioCtrlRegs．GPCMUX2寄 存 器 將 GPIO24、GPIO26和GPIO27分別復(fù)用為多通道緩沖串口模式，其中GPIO24(MDX)用于傳送數(shù)據(jù)(包括頻率字、相位字以及控制字)，GPIO26(MCLKX)用于傳送來自DSP28335內(nèi)部的時(shí)鐘信號SCLK，而GPIO27(MFSX)用于傳輸使能信號，當(dāng)MFSX為低電平時(shí)開始傳輸數(shù)據(jù)。

圖2 MCBSP接口電路圖設(shè)計(jì)

3 軟件設(shè)計(jì)

本設(shè)計(jì)的軟件部分可歸納為3個(gè)部分內(nèi)容:①初始化程序，包括Sys_Init()，McBSP_Init()和DDS_Init()3個(gè)函數(shù);② 頻率掃描程序，即Freq_Sweep();③ 頻率鎖定程序，即Freq_Lock()。系統(tǒng)軟件設(shè)計(jì)流程如圖3所示。

圖3 系統(tǒng)軟件設(shè)計(jì)流程圖

初始化多通道緩沖串口時(shí)有幾點(diǎn)需要注意:①使幀同步邏輯、采樣率發(fā)生器、接收器和發(fā)送器處于復(fù)位狀態(tài)(FSRT=GRST=RRST=XRST=0);② 其次，在使能采樣率發(fā)生器前需要等待至少2個(gè)時(shí)鐘周期(具體等待多久與具體的時(shí)鐘頻率有關(guān))，以保證內(nèi)部的同步;SRG的幀同步周期和脈沖寬度在這里不需要設(shè)置。

AD9834工作模式取決于其內(nèi)部的16位控制寄存器(DB15－DB0)的配置。在配置控制寄存器(寫控制字)時(shí)，DB15和DB14必須置0，用以系統(tǒng)區(qū)別于頻率相位信息。其中DB13和DB12共同決定寫入字的方式，本設(shè)計(jì)采用DB13=1DB12=0方式，這樣需要2次寫操作才能將一個(gè)完整字載入任一頻率寄存器，第1次寫入包含頻率字的14位LSB，第2次則寫入14位MSB。控制寄存器配置結(jié)束后，需對頻率寄存器和相位寄存器執(zhí)行清零處理，否則可能會(huì)出現(xiàn)誤碼錯(cuò)傳等情況，清零結(jié)束后需將整個(gè)DDS復(fù)位。

DDS_Init()部分配置情況相對復(fù)雜，不同的配置輸出結(jié)果相差較大，配置信息詳見 AD9834 DataSheet．pdf文檔，這里列出本設(shè)計(jì)詳細(xì)代碼。

AD9834具有2個(gè)頻率寄存器，可以使用其中任何一個(gè)，也可以2個(gè)同時(shí)使用，但當(dāng)目標(biāo)功能是頻率掃描的時(shí)候，建議輪流使用2個(gè)頻率寄存器，這里定義一個(gè)遞增變量i利用其奇偶性進(jìn)行控制，具體程序如下:

結(jié)合上述代碼可知，掃頻頻信號共有16個(gè)頻點(diǎn)，最低頻率為 8 MHz，最高頻率頻率 8．5 MHz，頻點(diǎn)間距為33．3 kHz。為了防止錯(cuò)誤傳輸，相鄰2次寫操作間要有一定時(shí)延，這里引入了一個(gè)延時(shí)函數(shù)delayxus()。需要強(qiáng)調(diào)的是，本設(shè)計(jì)中不需要額外的相位偏移，所以相位字全部寫0即可。

此外，F(xiàn)req_Lock()過程描述如下:如果天線電磁輻射區(qū)域內(nèi)沒有標(biāo)簽出現(xiàn)，即沒有標(biāo)簽信號產(chǎn)生時(shí)，則一直循環(huán)執(zhí)行Freq_Sweep()函數(shù)，一旦檢測到標(biāo)簽信號，系統(tǒng)會(huì)自動(dòng)觸發(fā)一個(gè)中斷服務(wù)子程序，保存上述程序中的變量i值，頻率鎖定函數(shù)Freq_Lock()調(diào)用i即可實(shí)現(xiàn)頻率鎖定，具體程序與Freq_Sweep()類似，這里不再贅述。

4 結(jié)果展示

圖4所示的是調(diào)試板上MCBSP傳輸數(shù)據(jù)的時(shí)序圖。其中，上面一條波形的高低電平分別表示傳輸數(shù)據(jù)1和0，中間一條波形表示時(shí)鐘信號，最下面曲線為幀同步信號，當(dāng)幀同步信號為低電平且時(shí)鐘信號在上升沿時(shí)才能實(shí)現(xiàn)1 bit數(shù)據(jù)的傳輸。如圖4所示，本設(shè)計(jì)采用的傳輸字長是16 bit，此時(shí)傳輸?shù)臄?shù)據(jù)用二進(jìn)制可表示為:0100 1010 0011 1101。

圖4 MCBSP數(shù)據(jù)傳輸時(shí)序圖

本設(shè)計(jì)輸出的正弦波頻率掃描范圍為8．0～8．5 MHz，幅度700 mV左右，相位噪聲較小，示波器測得波形如圖5所示，圖6為用頻譜儀測得該正弦波的動(dòng)態(tài)頻譜圖。

圖5 輸出正弦波波形

圖6 輸出正弦波動(dòng)態(tài)頻譜

5 結(jié)束語

設(shè)計(jì)創(chuàng)新之處:① 引入頻率鎖定技術(shù)，標(biāo)簽信號引起報(bào)警時(shí)鎖定頻率，2．5 s后解除鎖定，這樣可以在一定程度上降低系統(tǒng)誤報(bào)率;② DSP28335與AD9834間的接口設(shè)計(jì)采用多通道緩沖串口方式，發(fā)送數(shù)據(jù)效率更高、速度更快;③本設(shè)計(jì)采用TMS320F28335(系統(tǒng)頻率高達(dá)150 MHz)和AD9834芯片，與以往設(shè)計(jì)相比，硬件資源有較大提升。

由圖5、圖6可以看出，設(shè)計(jì)產(chǎn)生的正弦波信號線性度較好(與標(biāo)準(zhǔn)正弦波基本相同)，相位噪聲非常小(掃頻時(shí)正弦波線條很細(xì))，頻率精確度也較以往設(shè)計(jì)更高(掃頻時(shí)頻譜集中在8．0～8．5 MHz內(nèi)部)，本設(shè)計(jì)在很大程度上優(yōu)化了掃頻信號精確度與穩(wěn)定性，具有較大推廣價(jià)值。

［1］ 劉陵順，高艷麗，張樹團(tuán)，等．TMS320F28335 DSP原理及開發(fā)編程［M］．北京:北京航空航天大學(xué)出版社，2011:25－76．

［2］ 王忠勇，陳恩慶．DSP原理與應(yīng)用技術(shù)［M］．北京:電子工業(yè)出版社，2009:45－81．

［3］ 王建新．直接數(shù)字頻率合成技術(shù)及其應(yīng)用研究［D］．南京:南京理工大學(xué)，1999:35－41．

［4］ 俞逖．射頻EAS系統(tǒng)的性能優(yōu)化和信號識別算法的研究［D］．杭州:浙江大學(xué)，2006:3－26．

［5］ 薛軍，潘高峰，謝勇．基于ADF4350的多頻段信號源的設(shè)計(jì)與實(shí)現(xiàn)［J］．無線電工程，2011，41(11):53 －55．

［6］ 竇興川，王小東．基于DSP實(shí)現(xiàn)艦船目標(biāo)檢測與跟蹤［J］．無線電工程，2012，42(6):32 －34，38．

［7］ CERCAS F A B，TOMLINSON M，ALBUQUERQUE A A．Direct Digital Frequency Synthesizer for a FH Spread Spectrum System:Analysis and Design［C］∥ 1990 SBT Telecomm Symposium IT S 90，1991:1 －3．

［8］ NICHOLAS H T，SAMUELI H，KIM B．The Optimization of Direct Digital Frequency Synthesizer Performance in the Presence of Finite［M］．USA:Wiley-IEEE Press，1992:1－2．

［9］ GIFFARD R P，CUTLER L S．A Low-Frequency，High Resolution Digital Synthesizer［C］∥ IEEE Frequency Control Symposium，1992:1－3．