CMOS軌到軌電壓跟隨器的設(shè)計(jì)及優(yōu)化

趙樹(shù)軍

（黑龍江工程學(xué)院電氣與信息工程學(xué)院，黑龍江 哈爾濱150050）

1 跟隨器概述

CMOS技術(shù)剛剛問(wèn)世時(shí)，人們還不清楚它會(huì)對(duì)模擬集成電路設(shè)計(jì)產(chǎn)生多么重要的影響。然而，現(xiàn)在CMOS技術(shù)已成為混合信號(hào)環(huán)境中模擬電路設(shè)計(jì)的一種選擇。這種技術(shù)的普及并不是由于設(shè)計(jì)者的極力推廣，而恰恰是工業(yè)設(shè)計(jì)的必然選擇［1］。

80年代末，液晶顯示技術(shù)飛速發(fā)展。雖然超扭曲線列在顯像效果上不如有源矩陣的液晶顯示技術(shù)，但對(duì)液晶顯示技術(shù)的顯示效果要求并不高，且超扭曲線列結(jié)構(gòu)簡(jiǎn)單、成本低廉、功率損耗低等方面比有源矩陣的液晶顯示技術(shù)有著明顯的提高，故其在手機(jī)、MP3、MP4、計(jì)算器等便攜式消費(fèi)電子產(chǎn)品中占有相當(dāng)大的市場(chǎng)。

跟隨器是STN驅(qū)動(dòng)芯片的研究難點(diǎn)，其性能與改善串?dāng)_、提高顯示質(zhì)量有很大關(guān)聯(lián)。消費(fèi)類的STN驅(qū)動(dòng)芯片對(duì)跟隨器設(shè)計(jì)和實(shí)現(xiàn)提出要求：功率損耗低、輸出信號(hào)失真較低、電壓輸出范圍較大。這幾個(gè)要求也是跟隨器未來(lái)的研究和發(fā)展方向［2－3］。

電壓跟隨器，顧名思義，就是輸出電壓與輸入電壓相同，電壓跟隨器的電壓放大倍數(shù)恒小于且接近1。電壓跟隨器的顯著特點(diǎn)就是輸入阻抗高，而輸出阻抗低，一般來(lái)說(shuō)，輸入阻抗要達(dá)到很高是容易做到的。輸出阻抗低，通?？梢缘綆讱W姆，甚至更低［4］。

在電路中，電壓跟隨器一般做緩沖級(jí)（buffer）及隔離級(jí)［5］。因?yàn)殡妷悍糯笃鞯妮敵鲎杩挂话惚容^高，通常在幾千歐姆到幾十千歐姆，如果后級(jí)的輸入阻抗比較小，那么信號(hào)就會(huì)有部分損耗在前級(jí)的輸出電阻中。這個(gè)時(shí)候，就需要電壓跟隨器從中進(jìn)行緩沖，起到承上啟下的作用。應(yīng)用電壓跟隨器的另外一個(gè)好處是提高了輸入阻抗，這樣，輸入電容的容量可以大幅度減小，為應(yīng)用高品質(zhì)的電容提供了前提保證［6］。

電壓跟隨器的另外一個(gè)作用就是隔離，在HIFI電路中，關(guān)于負(fù)反饋的爭(zhēng)議已經(jīng)很久了，其實(shí)，如果真的沒(méi)有負(fù)反饋的作用，相信絕大多數(shù)的放大電路是不能很好工作的。但是由于引入了大環(huán)路負(fù)反饋電路，揚(yáng)聲器的反電動(dòng)勢(shì)就會(huì)通過(guò)反饋電路與輸入信號(hào)疊加，造成音質(zhì)模糊，清晰度下降，所以有一部分功放的末級(jí)采用了無(wú)大環(huán)路負(fù)反饋的電路，試圖通過(guò)斷開(kāi)負(fù)反饋回路來(lái)消除大環(huán)路負(fù)反饋帶來(lái)的弊端。但是，由于放大器末級(jí)的工作電流變化很大，其失真度很難保證［7］。

在這里，電壓跟隨器的作用正好達(dá)到應(yīng)用，把電路置于前級(jí)和功放之間，切斷揚(yáng)聲器的反電動(dòng)勢(shì)對(duì)前級(jí)的干擾作用，使音質(zhì)的清晰度得到大幅度提高。

目前，電壓跟隨器除了在電樂(lè)器方面有較大的應(yīng)用，其還被廣泛應(yīng)用于ANN（人工神經(jīng)網(wǎng)絡(luò)）、LED顯示屏、音頻功放等諸多領(lǐng)域，發(fā)展前景十分樂(lè)觀。

2 軌到軌電壓跟隨器的設(shè)計(jì)及優(yōu)化

2.1 傳統(tǒng)對(duì)稱式電壓跟隨器電路描述

傳統(tǒng)對(duì)稱式電壓跟隨器如圖1所示，電路中4個(gè)晶體管（M1－M4）連接成兩級(jí)共漏緩沖器。

圖1 傳統(tǒng)對(duì)稱式電壓跟隨器

這種結(jié)構(gòu)有3個(gè)缺點(diǎn)［8］：①由于 NMOS和PMOS之間的柵源電壓不匹配，導(dǎo)致它需要很大的補(bǔ)償電壓；②由于MOS晶體管相對(duì)于三極管（BJT）的跨導(dǎo)較小，而導(dǎo)致輸出阻抗增高；③線性輸出擺幅較小。為了盡量避免上述缺點(diǎn)，對(duì)電路進(jìn)行了改進(jìn)。

2.2 改進(jìn)后的電路描述

圖2的電路原理圖是以圖1中傳統(tǒng)對(duì)稱式電壓跟隨器為基礎(chǔ)改進(jìn)獲得的。

圖2 改進(jìn)后的軌到軌電壓跟隨器

M1、M3、M5和M7形成兩級(jí)共漏，轉(zhuǎn)移電流比率為α的 NMOS和PMOS管（M2－M4、M6－M8）形成電流鏡裝置，而 M1、M3、M5、M7這4個(gè)晶體管被電流鏡裝置所偏置。M1和M2有相同的漏電流，M3和M4有相同的漏電流，所有的NMOS和PMOS都具有相同的尺寸，M1的柵源電壓和M3的柵源電壓接近相等。這種柵源電壓匹配方法也可以應(yīng)用于跟隨器M5－M8。最終，改進(jìn)后的電壓跟隨器的補(bǔ)償電壓將會(huì)降到最?。?］。通過(guò)運(yùn)用兩個(gè)復(fù)合管（M1－M4、M5－M8），可以增加 MOS管輸出的跨導(dǎo)。跟隨器M1－M4和M5－M8的跨導(dǎo)可以分別用式（1）、式（2）表示。

從式（1）、式（2）看出，通過(guò)控制轉(zhuǎn)移電流比率α就可以調(diào)節(jié)輸出晶體管的跨導(dǎo)。仿真顯示，α取恰當(dāng)?shù)闹禃r(shí)，能夠獲得很高的跨導(dǎo)。

輸入電壓的幅度在Vlow和Vhigh之間，此時(shí)電路將會(huì)作為一種傳統(tǒng)電壓跟隨器，而這種傳統(tǒng)電壓跟隨器會(huì)有很高的跨導(dǎo)和很低的柵源電壓不匹配現(xiàn)象。通過(guò)式（1）、式（2），可以算出輸出阻抗，如式（3）所示。

晶體管M1和M9被連接作為差分放大器，假如輸入電壓比Vlow低，此時(shí)M1和M9的偏置電流Ib2的大部分變成 M9的漏電流，Ib2被 M11－M12、M13－M14兩個(gè)電流鏡鏡像復(fù)制。M14的寬是M13的N倍。輸出值能夠在負(fù)極的過(guò)驅(qū)動(dòng)（VDSAT14）范圍內(nèi)擺動(dòng)，此時(shí)輸出阻抗 R0（low）由式 1／gM7－α／gM5給出。相似的，晶體管M5和M10被連接作為差分放大器，假如輸入電壓比Vhigh高，此時(shí)M5和M10的偏置電流Ib1的大部分變成M10的漏電流，Ib1被 M15－M16、M17－M18兩個(gè)電流鏡鏡像復(fù)制。M18的寬是M17的N倍。輸出值能夠在正極的過(guò)驅(qū)動(dòng)（VDSAT18）范圍內(nèi)擺動(dòng)，此時(shí)輸出阻抗R0（high）由式1／gM3－α／gM1給出［10］。

2.3 對(duì)改進(jìn)后的電路圖完成仿真并記錄數(shù)據(jù)

直流（2.5V）傳輸特性，如圖3所示。

圖3 直流（2.5V）傳輸特性

給定Vdd＝2.5V，負(fù)載R＝600Ω，對(duì)電路電源電壓進(jìn)行直流（DC）掃描分析，其掃描范圍為0～2.5V，從圖4可以看出，0.7～1.4V電壓跟隨效果線性度很高。直流（3.3V）傳輸特性如圖4所示。

圖4 直流（3.3V）傳輸特性

給定Vdd＝3.3V，負(fù)載R＝600Ω，對(duì)電路電源電壓進(jìn)行直流（DC）掃描分析，其掃描范圍為0～3.3V。由圖4可以看出，0.7～1.7V電壓跟隨效果線性度很高，基本達(dá)到設(shè)計(jì)要求。經(jīng)過(guò)與圖3對(duì)比得出，提高Vdd值可以增大輸入電壓跟隨范圍。改進(jìn)后電壓跟隨器的頻率響應(yīng)如圖5所示。

本文設(shè)計(jì)的CMOS軌到軌電壓跟隨器在驅(qū)動(dòng)負(fù)載R＝600Ω的情況下，此電路在頻率1k～1G的范圍內(nèi)，得出圖5所示的電壓增益輸出曲線。由圖5可知，改進(jìn)后的電壓跟隨器增益為－0.4dB，截止頻率（－3dB）大約為500MHz。改進(jìn)后的電路基本能滿足所要求的設(shè)計(jì)指標(biāo)。M1、M3、M5、M7跨導(dǎo)如圖6所示。

圖5 改進(jìn)后電壓跟隨器的頻率響應(yīng)

圖6 M1、M3、M5、M7跨導(dǎo)

通過(guò)T－Spice網(wǎng)表的編輯，仿真出圖3～4波形，導(dǎo)出 M1、M3、M5、M7的（.out）輸出文件，然后粘貼至Excel表格中，編輯公式（2）～（3），最終得出輸出阻抗圖形如圖7所示。

圖7 輸出阻抗

由圖7可知，CMOS軌到軌電壓跟隨器在驅(qū)動(dòng)負(fù)載R＝600Ω情況下，輸入電壓在0.8～1.7V跟隨范圍內(nèi)，輸出阻抗小于20Ω，基本達(dá)到設(shè)計(jì)要求。

結(jié)果表明改進(jìn)后的電壓跟隨器具有較低的輸出阻抗、較大的線性輸出電壓擺幅、較大的截止頻率。改進(jìn)后的電壓跟隨器在負(fù)載R＝600Ω的情況下，提高Vdd值可以增大輸入電壓跟隨范圍（Vdd從2.5V提高到3.3V）。改進(jìn)后的電路在頻率1kHz～1GHz的范圍內(nèi)工作時(shí)，可以得到增益約為－0.4dB，截止頻率（－3dB）約為500MHz。當(dāng)輸入電壓在0.7～1.7V范圍內(nèi)變化時(shí)，輸出與輸入表現(xiàn)出較好的跟隨效果，最大輸出阻抗低于20Ω，以上設(shè)計(jì)指標(biāo)已經(jīng)滿足了最初的設(shè)計(jì)要求。寫出各MOS管寬長(zhǎng)比的簡(jiǎn)單計(jì)算過(guò)程，最后列出改進(jìn)后電路的各個(gè)MOS管寬長(zhǎng)比數(shù)值。

3 結(jié)束語(yǔ)

本文設(shè)計(jì)一種AB類高性能CMOS軌到軌電壓跟隨器。設(shè)計(jì)過(guò)程中，針對(duì)設(shè)計(jì)需求首先應(yīng)用理論計(jì)算得到所有MOS管的寬長(zhǎng)比值。通過(guò)研究傳統(tǒng)對(duì)稱式電壓跟隨器與改進(jìn)后的電壓跟隨器，比較性能優(yōu)缺點(diǎn)，對(duì)電壓跟隨器有了更深刻的認(rèn)識(shí)。介紹了電壓跟隨器的基礎(chǔ)知識(shí)，列舉了兩種電壓跟隨器的電路，并將傳統(tǒng)對(duì)稱式電壓跟隨器與改進(jìn)后的電壓跟隨器進(jìn)行了比較，分別分析了它們的具體結(jié)構(gòu)，并簡(jiǎn)單介紹了各MOS管組成的模塊功能，使改進(jìn)后的電壓跟隨器的電路可以在電源電壓為2.5V或者3.3V條件下工作，電壓跟隨范圍擬定1～1.5V，能驅(qū)動(dòng)600Ω的負(fù)載，截止頻率（－3dB）在200MHz以上，并且保證輸出阻抗小于30Ω。通過(guò)本文的理論研究和分析將為進(jìn)一步的仿真及版圖設(shè)計(jì)打下理論基礎(chǔ)，深化對(duì)STN驅(qū)動(dòng)芯片的研究和挖掘。AB類高性能CMOS軌到軌電壓跟隨器具有功率損耗低、輸出信號(hào)失真較低、電壓輸出范圍較大的特點(diǎn)，能夠使液晶顯示技術(shù)有明顯的提高，從而應(yīng)用于手機(jī)、MP3、MP4、計(jì)算器等便攜式消費(fèi)電子產(chǎn)品市場(chǎng)。

［1］ALLEN P.E.Douglas R.Holberg.CMOS模擬集成電路設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2005：8－9.

［2］蔣研飛.應(yīng)用于緩沖放大器的設(shè)計(jì)與研究［D］.北京：北京大學(xué)，2006.

［3］華成英，童詩(shī)白.模擬電子技術(shù)基礎(chǔ)［M］.北京：高等教育出版社，2006：327－329.

［4］ALLEN P.E.Douglas R.Holberg.CMOS模擬集成電路設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2005：8－9.

［5］蔣研飛.應(yīng)用于緩沖放大器的設(shè)計(jì)與研究［D］.北京：北京大學(xué)，2006.

［6］華成英，童詩(shī)白.模擬電子技術(shù)基礎(chǔ)［M］.北京：高等教育出版社，2006：327－329.

［7］馬場(chǎng)清太郎.運(yùn)算放大器應(yīng)用電路設(shè)計(jì)［M］.北京：科學(xué)出版社，2011：5－25.

［8］David A.Jones，and Ken Martin.模擬集成電路設(shè)計(jì)［M］.北京：機(jī)械工業(yè)出版社，2005：105－106.

［9］Manetakis，K，and Toumazou，C，“A new high－frequency very low output－impedance CMOS buffer”［J］.IEEE International Symposium on Circuits and Systems.2006，21（1）：485－488.

［10］畢查德.拉扎維.模擬CMOS集成電路設(shè)計(jì)［M］.陳紹貴，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002：243－254.