李含雁,馮進(jìn)軍,白國棟
(中國電子科技集團(tuán)公司第12研究所,大功率微波電真空器件技術(shù)國防科技重點(diǎn)實(shí)驗(yàn)室,北京 100016)
目前微波電子器件的頻率正在向短毫米波、亞毫米波頻段擴(kuò)展。由于短毫米至亞毫米波的波長縮小到亞毫米甚至接近光波的波長,電子器件的尺寸必然大大縮小,其加工精度要求很高,傳統(tǒng)的精密加工方法和器件結(jié)構(gòu)已經(jīng)不能滿足要求。這就需要采用新的加工技術(shù)以保證很高的尺寸精度和表面粗糙度。所以,微細(xì)加工技術(shù)被引入上述頻段電子器件(特別是真空電子器件)的工藝中來。其中,深反應(yīng)離子刻蝕(DRIE)技術(shù)是精密制造高頻率微型結(jié)構(gòu)的先進(jìn)方法之一[1]。國外許多太赫茲研究小組已采用深反應(yīng)離子刻蝕制作了多種真空電子器件,包括諧振腔、電子注通道和輸出波導(dǎo)[1,2,3]。
深層反應(yīng)離子刻蝕技術(shù)是一種各相異性高深寬比刻蝕技術(shù),屬于干法蝕刻,也叫先進(jìn)硅蝕刻(ASE,advanced silicon etching)技術(shù),一般都基于電感耦合等離子體(ICP,inductivelycoupled plasma)對硅進(jìn)行深層加工。和其他 Si的體微加工相比,DRIE技術(shù)不依賴于襯底晶向,有著更大的加工自由空間。典型的刻蝕掩膜為SiO2或光刻膠,刻蝕選擇比與特定的工藝參數(shù)有關(guān),一般來說,SiO2和光刻膠刻蝕選擇比分別為150:1和100:1。采用DRIE技術(shù)可加工高深寬比的硅結(jié)構(gòu),這些硅結(jié)構(gòu)作為產(chǎn)生金屬結(jié)構(gòu)的模具,或在硅結(jié)構(gòu)上沉積金屬薄膜直接用作器件。
漢城國立大學(xué)采用兩步DRIE技術(shù)加工了0.1 THz折疊波導(dǎo)返波振蕩器的慢波結(jié)構(gòu)[4]。美國威斯康星大學(xué)采用DRIE刻蝕在硅片上制作出400 GHz折疊波導(dǎo)深槽結(jié)構(gòu)[5]。
所設(shè)計(jì)的W波段折疊波導(dǎo)慢波結(jié)構(gòu)的主要幾何尺寸為波導(dǎo)寬邊1.9 mm,窄邊0.3 mm,電子注通道橫截面為0.45 mm×0.45 mm的矩形。工藝流程如圖1所示,包括清洗硅片、光刻工藝、深反應(yīng)離子刻蝕、去膠、硅片表面濺射金屬銅,以及兩個(gè)半腔的鍵合。進(jìn)行實(shí)驗(yàn)的樣品基底均為4英寸(1英寸=2.54 cm),n型,<100>晶向的單拋硅片,光刻工藝主要目的是在硅片表面形成折疊波導(dǎo)慢波結(jié)構(gòu)的圖形,作為深反應(yīng)離子刻蝕的掩膜,光刻膠厚為14 μm;深反應(yīng)離子刻蝕在硅基片上形成折疊波導(dǎo)慢波結(jié)構(gòu),經(jīng)去膠和硅片表面濺射金屬銅形成可用的折疊波導(dǎo)慢波結(jié)構(gòu)的半腔,兩個(gè)半腔經(jīng)鍵合形成完整的折疊波導(dǎo)。
在采用DRIE制作以硅為基體的高頻微細(xì)結(jié)構(gòu)時(shí),可采用多種材料作為掩蔽層。常用的掩蔽層有光刻膠,SiO2,Al和 Si3N4。本實(shí)驗(yàn)采用正性光刻膠AZ4620作為掩蔽層。AZ系列的正性光刻膠廣泛應(yīng)用于微細(xì)加工中,通常在i線光譜范圍內(nèi)使用,AZ4620光刻膠單次甩膠可達(dá)28 μm的光刻膠厚度,具有分辨率高、深寬比大、吸收系數(shù)小等優(yōu)點(diǎn)。
圖1 折疊波導(dǎo)慢波結(jié)構(gòu)制作的工藝流程
AZ4620是Clariant公司生產(chǎn)的一種用于微系統(tǒng)制作的正性光刻膠,屬于鄰重氮醌類化合物,它由光敏混合物PAC、樹脂和有機(jī)溶劑組成。其中,樹脂作為成膜載體、具有很好的堿溶性。而光敏混合物PAC作為抑制劑,能抑制樹脂在顯影液中的溶解,但它吸收光能后會發(fā)生分解,其生成物又作為促進(jìn)劑能加快樹脂在顯影液中的溶解。其光化學(xué)反應(yīng)過程為:感光樹脂中的鄰重氮醌官能團(tuán)經(jīng)紫外光照射后發(fā)生分解反應(yīng),分子空間結(jié)構(gòu)發(fā)生重排,使不溶于水的鄰重氮醌轉(zhuǎn)化為茚酮。茚酮在堿性顯影液中發(fā)生反應(yīng),生成可溶性的羧酸鹽并被溶解掉,而沒有被曝光的區(qū)域,因不易溶解而保留下來[6,7]。
工藝過程中,考察了不同前烘條件下光刻膠圖形的變化情況。前烘溫度為110℃,時(shí)間分別是80 s、100 s、180 s和300 s,采用 i線(365 nm)接觸式曝光方式。顯影結(jié)果如圖2所示。觀察光刻膠斷面,當(dāng)前烘時(shí)間為100 s、180 s和300 s時(shí),光刻膠斷面存在表面抑制效應(yīng),表面抑制效應(yīng)引起的原因包括以下幾點(diǎn),表層光刻膠的氧化,前烘后殘留溶劑的濃度梯度。對于厚光刻膠,其前烘溫度和時(shí)間比薄膠的烘烤溫度和時(shí)間要長得多,那么在厚光刻膠中,溶劑的濃度梯度相對來說較大,也較難去除,從而導(dǎo)致了顯著的表面抑制層。本文采用圖2(a)的參數(shù)進(jìn)行W波段折疊波導(dǎo)慢波結(jié)構(gòu)的掩膜制作,制作完成的圖形如圖3所示。
DRIE采用英國STS公司的STS LPX ASETM(Advanced Silicon Etch)系統(tǒng),STS LPX ASETM系統(tǒng)包括高密度電感耦合等離子體源(13.56 MHz,1.5 kW)及匹配器、下電極射頻源(13.56 MHz,300 W)及匹配器、樣品傳輸室、基片承載臺和工藝反應(yīng)室所組成,基片采用靜電式夾持,并由氦氣進(jìn)行基片背面冷卻,刻蝕系統(tǒng)使用 He、N2、Ar、O2、SF6、C4F8等 6 路氣體。DRIE采用“Bosch”工藝,它是通過交替轉(zhuǎn)換刻蝕/鈍化氣體,即多次重復(fù)“刻蝕/聚合鈍化邊壁”來實(shí)現(xiàn)的,其中刻蝕氣體為 SF6,鈍化氣體為 C4F8[8,9]。
1.2.1 刻蝕時(shí)間的影響
改變刻蝕和沉積的時(shí)間可以改變側(cè)壁形貌和刻蝕速率。時(shí)間長短決定哪種反應(yīng)起主要作用:沉積或刻蝕反應(yīng)。實(shí)驗(yàn)的工藝條件見表1,采用表1中的4(a)~(e)工藝條件所得的結(jié)果,如圖4所示,參考值為原始ASE的刻蝕時(shí)間t0。圖4(a)所示深槽的側(cè)壁垂直度為91.87°,圖4(b)所示深槽的側(cè)壁垂直度為91.81°,圖4(c)所示深槽的側(cè)壁垂直度為90.78°,圖4(d)所示深槽的側(cè)壁垂直度為 90.56°,圖4(e)所示深槽的側(cè)壁垂直度為91.73°。鈍化層的厚度隨C4F8沉積時(shí)間增加而加厚,如果SF6刻蝕時(shí)間太短,以至不能去除較厚的聚合物層時(shí),微掩模效應(yīng)導(dǎo)致許多針狀殘留物,如圖4(d)所示。隨著刻蝕時(shí)間增加,更多沉積的聚合物被去除了,同時(shí)也意味著側(cè)向刻蝕時(shí)間增加了,從而使側(cè)壁垂直度增大??涛g時(shí)間與沉積時(shí)間之比決定刻蝕深度,側(cè)壁粗糙度及側(cè)壁形狀。
表1 實(shí)驗(yàn)工藝條件
圖4 側(cè)壁形貌
1.2.2 下電極功率的影響
選擇不同的下電極功率所對應(yīng)的結(jié)果見表2,采用表2中5(a)~(c)工藝條件所得的結(jié)果,如圖5所示,參考值為原始ASE的下電極功率η。圖5(a)所示深槽的側(cè)壁垂直度為90.92°底部兩側(cè)有針形的硅殘留(也稱為長草);而圖5(b)所示深槽的側(cè)壁垂直度為91.45°,底部光滑。
施加于下電極的射頻功率本質(zhì)上影響自偏壓,以此決定工藝的特性。在實(shí)驗(yàn)階段偏壓不能測試,所以只能討論下電極的變化。如果下電極功率低(意味著較低的自偏壓),離子轟擊不顯著。與刻蝕相比,鈍化聚合物的沉積起主導(dǎo)作用??涛g速率隨著下電極的降低而急劇降低。如果下電極射頻功率增加(意味自偏壓增大),離子轟擊能量增強(qiáng),在刻蝕周期中,底部鈍化層快速去除,以致速率提高,側(cè)壁垂直度增大。圖5(a)中由于所加的下電極射頻功率相對較小,在刻蝕周期中沒有完全去除在深槽底部殘留的聚合物,殘留的聚合物起到微掩模的作用,因而導(dǎo)致針形的硅殘留。圖5(c)深槽的側(cè)壁垂直度為91.49°,可見加入5%SF6流量的O2沒有改善底部長草問題。
1.2.3 折疊波導(dǎo)慢波結(jié)構(gòu)
根據(jù)以上各實(shí)驗(yàn)結(jié)果,經(jīng)參數(shù)優(yōu)化并進(jìn)行二次光刻后制作而成的W波段折疊波導(dǎo)慢波結(jié)構(gòu)半腔如圖6所示。折疊波導(dǎo)慢波結(jié)構(gòu)半腔放大圖如圖7所示;其橫截面如圖8所示,深為946 μm,側(cè)壁垂直度為91°;電子注通道橫截面圖如9所示,深為225 μm,側(cè)壁垂直度為 90°。
實(shí)驗(yàn)中采用磁控射頻濺射的方法在折疊波導(dǎo)慢波結(jié)構(gòu)半腔濺射1.5 μm厚度的金屬銅。在磁控射頻濺射時(shí)從陰極逸出的原子和原子團(tuán)帶有能量10~50 eV,這差不多是蒸發(fā)工藝原子能量的100倍,這種增加的能量使濺射原子的表面遷移率增加,與蒸發(fā)相比,改善了臺階覆蓋,這是本實(shí)驗(yàn)選用濺射沉積金屬銅的主要原因。
濺射得到的Cu表面平整、清潔,具有明亮的金屬光澤,膜層附著力強(qiáng),如圖10所示。折疊波導(dǎo)表面沉積金屬Cu后的側(cè)壁橫截面,如圖11所示,側(cè)壁銅層厚度為1.59 μm。本實(shí)驗(yàn)接下來的工作將會進(jìn)一步優(yōu)化各工藝參數(shù),鍵合折疊波導(dǎo)的兩個(gè)半腔,并進(jìn)行初步的測試。
表2 不同電極功率對應(yīng)的側(cè)壁垂直度
深反應(yīng)離子刻蝕技術(shù)可用于制作太赫茲真空電子器件(包括諧振腔,電子注通道和輸出波導(dǎo)等),尤其是折疊波導(dǎo)慢波結(jié)構(gòu)。在光刻工藝過程中,前烘溫度為110℃,時(shí)間80 s、采用i線(365 nm)接觸式曝光方式,曝光時(shí)間為190 s時(shí)可得出側(cè)壁垂直較好的光刻膠圖形。在DRIE刻蝕工藝中,改變下電極射頻電源功率、刻蝕/鈍化時(shí)間等工藝參數(shù),優(yōu)化所刻蝕的深槽結(jié)構(gòu)并分析各參數(shù)對結(jié)果的影響機(jī)理。隨著刻蝕時(shí)間增加,更多沉積的聚合物被去除了,從而使側(cè)壁垂直度增大,刻蝕速率增大。當(dāng)下電極電壓較高時(shí),鈍化層在刻蝕周期快速去除,所以刻蝕速率提高,側(cè)壁垂直度增大。本文經(jīng)各參數(shù)優(yōu)化后獲得最佳工藝參數(shù),并制作出帶有電子注通道的W波段折疊波導(dǎo)慢波結(jié)構(gòu),慢波結(jié)構(gòu)深為946 μm,側(cè)壁垂直度為91°,電子注通道深為225 μm,側(cè)壁垂直度為90°。采用磁控濺射的方折疊波導(dǎo)法在W波段折疊波導(dǎo)慢波結(jié)構(gòu)表面沉積金屬銅,側(cè)壁銅層厚度為 1.59 μm,底部側(cè)壁銅層厚度約為 0.992 μm,本實(shí)驗(yàn)接下來的工作將會進(jìn)一步優(yōu)化各工藝參數(shù),鍵合折疊波導(dǎo)的兩個(gè)半腔,并進(jìn)行初步的測試。
[1] 馮進(jìn)軍,蔡軍,胡銀富,等.折疊波導(dǎo)慢波結(jié)構(gòu)慢波結(jié)構(gòu)太赫茲真空器件研究[J].中國電子科學(xué)研究院學(xué)報(bào),2009,4(3):250-254.
[2] LAWRENCE IVES,CAROL KORY,MIKE ROAD,et al.MEMS-Based TWT Development[C].IVEC 2003,Seoul,Korea,2003:64-65.
[3] SO J K,SHIN Y M,JANG K H,el at.Experimental Investigation of Micro-fabricated Folded Waveguide Backward Wave Oscillator for Sub Millimeter Application[C].IRMMW-THz 2006,Shanghai China,2006:315.
[4] CHAN-WOOK BAIK,YOUNG-MOK SON,SUN IL KIM,et al.Microfabricated Coupled-Cavity Backward-Wave Oscillator for Terahertz Imaging[C].IVEC 2008,IEEE International,Monterey,CA,2008:398-399.
[5] SUDEEP BHATTACHARJEE,JOHN H.BOOSKE,et al.Folded Waveguide Traveling-Wave Tube Sources for Terahertz Radiation[J].IEEE Transactions on Plasma Science,2004,32(3):1002-1012.
[6] 唐雄貴,姚欣,郭永康,等.烘焙工藝條件對厚膠光刻面形的影響[J].微細(xì)加工技術(shù),2005(3):31-35.
[7] 羅鉑靚,杜驚雷,唐雄雷,等.用于微器件加工的AZ4620厚膠光刻工藝研究[J].半導(dǎo)體技術(shù),2005,30(7):34-38.
[8] 周榮春.高深寬比硅刻蝕工藝技術(shù)的模型分析與仿真及實(shí)驗(yàn)驗(yàn)證[D].北京:北京大學(xué)博士研究生學(xué)位論文,2005.
[9] RICHTER K,ORFERT M,HOWITZ S,et al.Deep Plasma Silicon Etch for Microfluidic Applications[J].Surface and Coatings Technology,1999,116-119(9):461-467.