一種基于65 nm CMOS 工藝的77 GHz寬帶功率放大器?

紀(jì)忠玲何 進(jìn)王 豪常 勝黃啟俊

(武漢大學(xué)物理科學(xué)與技術(shù)學(xué)院，湖北 武漢 430072)

近年來(lái)，隨著社會(huì)智能化進(jìn)程迅速發(fā)展，無(wú)人駕駛成為汽車行業(yè)改革的趨勢(shì)，無(wú)人駕駛汽車逐漸成為熱門(mén)應(yīng)用。無(wú)人駕駛汽車是一種將人工智能、雷達(dá)系統(tǒng)、可視化運(yùn)算、監(jiān)控裝置和GPS 結(jié)合的智能化汽車，計(jì)算機(jī)代替人工自主安全地控制車輛。無(wú)人駕駛汽車的雷達(dá)系統(tǒng)需要實(shí)時(shí)感知周圍環(huán)境，是與外界最直接的聯(lián)系，雷達(dá)性能的好壞直接影響了無(wú)人駕駛汽車的安全和可靠性能。因此，汽車?yán)走_(dá)的研究是無(wú)人駕駛領(lǐng)域的一個(gè)重要研究熱點(diǎn)。毫米波雷達(dá)具有在傳輸窗口內(nèi)穿透性強(qiáng)和衰減性低的優(yōu)點(diǎn)，使設(shè)計(jì)出低成本、小尺寸、輕重量的汽車?yán)走_(dá)成為可能，因此毫米波雷達(dá)在無(wú)人駕駛領(lǐng)域具有廣闊的應(yīng)用前景。目前國(guó)內(nèi)外毫米波汽車?yán)走_(dá)主要工作在24 GHz(K 波段)和77 GHz(E 波段)頻段，根據(jù)汽車?yán)走_(dá)探測(cè)距離不同，可分為遠(yuǎn)程雷達(dá)(Long Range Radar，LRR)，中程雷達(dá)(Middle Range Radar，MRR)和近程雷達(dá)(Short Range Radar，SRR) 三類，遠(yuǎn)程雷達(dá)工作頻率在77 GHz 附近，中程雷達(dá)和近程雷達(dá)工作在24 GHz 附近左右，其中，77 GHz 毫米波雷達(dá)主要用于汽車的遠(yuǎn)程探測(cè)，77/79 GHz 毫米波雷達(dá)系統(tǒng)已成為當(dāng)下的研究熱點(diǎn)[1－4]。毫米波雷達(dá)的核心芯片天線和單片集成電路(Monolithic Microwave Integrated Circuit，MMIC)是我們關(guān)注的重點(diǎn)，功率放大器(Power Amplifier，PA)是汽車毫米波雷達(dá)發(fā)射機(jī)芯片的前端關(guān)鍵電路模塊，其作用是放大調(diào)制后的射頻信號(hào)功率，使信號(hào)的傳輸距離更遠(yuǎn)，以滿足汽車?yán)走_(dá)探測(cè)距離的需要。功率放大器承擔(dān)著發(fā)射機(jī)最后一級(jí)信號(hào)放大的任務(wù)，它的增益、輸出功率、效率等性能直接影響著信號(hào)的質(zhì)量和傳輸范圍。因此，提高功率放大器的性能愈發(fā)重要。隨著CMOS 工藝的不斷進(jìn)步，特征尺寸減小，晶體管的截止頻率逐漸提高。另外，CMOS 工藝具備價(jià)格便宜、易于與數(shù)字基帶電路兼容等優(yōu)勢(shì)，在集成度、散熱與成本等諸多方面與其他工藝相比具有顯著優(yōu)勢(shì)，使基于CMOS 工藝制造的MMIC 在毫米波汽車?yán)走_(dá)領(lǐng)域有良好的發(fā)展前景。但根據(jù)摩爾定律，隨著器件的溝道長(zhǎng)度不斷縮短，CMOS 晶體管固有的低供電電壓、低擊穿電壓、高襯底損耗等問(wèn)題嚴(yán)重限制了功率放大器的輸出功率。毫米波無(wú)源器件采用的片上結(jié)構(gòu)設(shè)計(jì)方法對(duì)工藝和襯底的電阻特性要求較高，頻率越高，這些問(wèn)題愈發(fā)明顯。

本文采用65 nm CMOS 工藝，設(shè)計(jì)了一款高輸出功率的77 GHz 寬帶功率放大器。文章的結(jié)構(gòu)安排如下:第1 節(jié)闡述了77 GHz 寬帶、高輸出功率放大器的電路原理圖及設(shè)計(jì)思路；第2 節(jié)展示了功率放大器的版圖與后仿真結(jié)果；第3 節(jié)進(jìn)行了總結(jié)。

1 電路設(shè)計(jì)

由于CMOS 工藝存在擊穿電壓低的問(wèn)題，限制了高性能功率放大器的設(shè)計(jì)，本文針對(duì)該問(wèn)題設(shè)計(jì)了一款基于四路功率合成的77 GHz 功率放大器。該功率放大器采用四路并聯(lián)功率合成，提升了功率放大器的輸出功率，該四路77 GHz 功率放大器的整體電路圖如圖1 所示，本設(shè)計(jì)中部份器件的參數(shù)取值如表1。

圖1 四路合成的77 GHz 功率放大器電路圖

表1 功率放大器中器件的取值

該功率放大器由三級(jí)放大器級(jí)聯(lián)而成，分別為驅(qū)動(dòng)級(jí)，驅(qū)動(dòng)放大級(jí)和功率級(jí)。M1～M4構(gòu)成第一級(jí)驅(qū)動(dòng)級(jí)，其電路釆用自偏置的共源共柵結(jié)構(gòu)，偏置到AB 類工作狀態(tài)以減少電路的整體功耗；同時(shí)該結(jié)構(gòu)降低了密勒電容的影響，顯著增加了驅(qū)動(dòng)級(jí)增益，提高了輸入輸出之間的隔離度；M5～M8構(gòu)成第二級(jí)驅(qū)動(dòng)放大級(jí)，進(jìn)一步提供信號(hào)放大。M9～M12組成功率級(jí)，采用同樣偏置到AB 類工作狀態(tài)的共源放大器結(jié)構(gòu)，以提高輸出電壓擺幅、輸出功率和效率。輸入信號(hào)被傳輸線功分器(TL1)均分為兩路單端信號(hào)，經(jīng)第一級(jí)(M1～M4)驅(qū)動(dòng)放大后通過(guò)兩路巴倫(Balun)分別將兩路單端信號(hào)轉(zhuǎn)為兩路差分信號(hào)(四路輸出)，通過(guò)第二級(jí)(M5～M8)放大補(bǔ)償后，再經(jīng)兩路變壓器(Transformer)耦合到第三級(jí)(M9～M12)進(jìn)行功率放大，最后利用四路功率合成器(Power Combiner)，合成高功率輸出。

1.1 阻抗匹配設(shè)計(jì)

輸入阻抗匹配采用了共軛匹配以保證信號(hào)源的信號(hào)以最小損耗傳輸?shù)津?qū)動(dòng)級(jí)電路。本文輸入端的阻抗匹配如圖2 所示。C0和L0構(gòu)成了L 型匹配網(wǎng)絡(luò)，將50 Ω 輸入阻抗匹配到從傳輸線(TL)組成的兩路功率分配器看進(jìn)去的阻抗Zinl，parallel，diff；該阻抗被傳輸線功率分配器變換為阻抗Zinl，diff，和C01一起實(shí)現(xiàn)了驅(qū)動(dòng)級(jí)輸入管M2/M3阻抗匹配，同時(shí)C01還具備隔絕直流的作用。

圖2 輸入阻抗匹配示意圖

級(jí)間阻抗匹配不僅決定了功率放大器傳輸?shù)男剩€決定了其工作帶寬。第一級(jí)放大器與第二級(jí)放大器間的阻抗匹配電路結(jié)構(gòu)如圖1 所示，由無(wú)源串聯(lián)電感和巴倫組成，將第一級(jí)放大器的輸出阻抗共軛匹配到第二級(jí)放大器的輸入阻抗，確保功率的最大傳輸。在圖1 中，第二級(jí)放大器與第三級(jí)放大器間的阻抗匹配電路結(jié)構(gòu)包含第二級(jí)放大器的輸出串聯(lián)電感負(fù)載和變壓器，實(shí)現(xiàn)兩級(jí)放大器間的阻抗共軛匹配。

輸出阻抗匹配采用最佳功率匹配，利用四路功率合成器將功率級(jí)各輸出支路的最佳功率阻抗匹配到輸出負(fù)載50 Ω，保證功率合成器的高合成率。

1.2 多頻點(diǎn)疊加的帶寬拓展技術(shù)

級(jí)間阻抗匹配還決定了功率放大器的工作帶寬。本文采用多頻點(diǎn)疊加的阻抗匹配方式來(lái)拓展放大器的帶寬。多頻點(diǎn)疊加是利用級(jí)間阻抗匹配網(wǎng)絡(luò)將多級(jí)放大器各級(jí)的最大增益分布在不同頻點(diǎn)[5]，然后將頻點(diǎn)疊加從而拓寬頻帶。圖3 是多頻點(diǎn)疊加原理示意圖，本文中77 GHz 功率放大器由三級(jí)放大器組成，通過(guò)匹配網(wǎng)絡(luò)，將第一級(jí)放大器最大增益設(shè)計(jì)在75 GHz(f2)附近，第二級(jí)最大增益在較低的70 GHz(f1)附近，第三級(jí)最大增益在較高的80 GHz(f3)附近，再通過(guò)無(wú)源和有源器件的平滑優(yōu)化，最終實(shí)現(xiàn)寬頻帶設(shè)計(jì)。

圖3 多頻點(diǎn)疊加匹配原理圖

1.3 電容中和技術(shù)

和共源共柵放大器相比，共源放大器以消耗較小的電壓裕度來(lái)實(shí)現(xiàn)更高的輸出電壓擺幅，并且它們的增益相差不大，因此毫米波功率放大器的輸出級(jí)一般采用共源放大器結(jié)構(gòu)，但是共源放大器的柵極和漏極間存在密勒電容Cgd易造成放大器的不穩(wěn)定，形成的負(fù)反饋回路會(huì)導(dǎo)致放大器出現(xiàn)反向隔離度降低、增益衰減、穩(wěn)定性變差等問(wèn)題[6－7]。本文采用電容中和技術(shù)解決這些問(wèn)題。本文設(shè)計(jì)的帶有中和電容的差分共源放大器結(jié)構(gòu)及小信號(hào)等效電路如圖4(a)和(b)所示，中和電容Cn分別接在差分對(duì)管的柵極和漏極上，rg和rs分別為差分對(duì)管的柵極電阻和柵極輸入信號(hào)源阻抗。當(dāng)Cn＝Cgd×(1＋rg/rs)時(shí)，柵極－漏極寄生電容Cgd和中和電容Cn上流過(guò)的電流幅度相等且相位相反，則可以抵消密勒電容Cgd的負(fù)面效應(yīng)，提升放大器的増益和穩(wěn)定性。

圖4 帶有中和電容的差分共源放大器和小信號(hào)等效電路

1.4 功率合成設(shè)計(jì)

本文采用了變壓器功率合成，變壓器功率合成是最為常見(jiàn)的功率合成方法，變壓器功率合成器具有如下優(yōu)點(diǎn):能夠同時(shí)完成單端到雙端/雙端到單端的阻抗匹配和轉(zhuǎn)換；變壓器里可以實(shí)現(xiàn)差分信號(hào)固有的虛擬地，減少使用去耦電容；偏置電壓可通過(guò)變壓器的抽頭引入到電路中，簡(jiǎn)化偏置電路。本文設(shè)計(jì)使用并聯(lián)合成方式，并聯(lián)合成又叫電流合成，是通過(guò)并聯(lián)功率放大器單元疊加輸出電流，保證高輸出電流擺幅和輸出功率[8－9]。N階電流合成變壓器結(jié)構(gòu)示意圖如圖5 所示。匝數(shù)比為1 ∶n。

圖5 并聯(lián)合成變壓器電路示意圖

設(shè)變壓器耦合系數(shù)無(wú)窮大，輸出端的電壓和電流分別為:

式中:I0代表PA 單元的輸出電流，V0代表PA 單元的輸出電壓，N代表PA 單元的合成數(shù)目。單個(gè)PA單元的最佳功率輸出負(fù)載為:

單個(gè)PA 單元的輸出功率:

根據(jù)式(4)，將N個(gè)PA 單元并聯(lián)合成，功率放大器的輸出功率是原來(lái)的N倍。式(3)是PA 單元的Ropt與Rload的關(guān)系，若n＝1，則Ropt＝N×Rload，改變n，可以調(diào)節(jié)最佳功率阻抗與負(fù)載阻抗之間失配的問(wèn)題。相比于串聯(lián)合成，并聯(lián)合成具有如下優(yōu)點(diǎn):并聯(lián)合成和串聯(lián)合成的功率放大器的每條PA 支路的電流相等，但并聯(lián)合成的次級(jí)線圈的電流更低，因此減少了次級(jí)線圈的電流承受壓力，降低了電流對(duì)寄生效應(yīng)的敏感性；并聯(lián)合成在物理結(jié)構(gòu)上的對(duì)稱性比串聯(lián)合成更好，幅度和相位匹配一致性更好，因而合成效率較高。

綜合考慮物理結(jié)構(gòu)的對(duì)稱性、各支路的幅度和相位的一致性，本文設(shè)計(jì)的基于變壓器結(jié)構(gòu)的四路并聯(lián)功率合成器的3-D 模型如圖6 所示。該模型是用三維電磁場(chǎng)全波分析軟件進(jìn)行建模和優(yōu)化的，初級(jí)線圈利用頂層金屬M(fèi)9 實(shí)現(xiàn)，次級(jí)線圈用次頂層金屬M(fèi)8 實(shí)現(xiàn)。

圖6 3-D 模型結(jié)構(gòu)圖和俯視圖

2 版圖設(shè)計(jì)與后仿真

2.1 版圖設(shè)計(jì)

在本文中功率放大器采用65 nm CMOS 工藝設(shè)計(jì)。圖7 為77 GHz 功率放大器的版圖，包含測(cè)試焊盤(pán)(pad)的芯片面積為460 μm×635 μm，G－S－G 焊盤(pán)的中心距100 μm。本設(shè)計(jì)使用的工藝由1 層多晶硅、7 層薄金屬(Cu)、2 層厚金屬(Cu)構(gòu)成。電路設(shè)計(jì)中通常用最底層金屬M(fèi)1 作為地，但該工藝的最底層金屬相對(duì)較薄，不適合大電流工作的功率放大器設(shè)計(jì)，所以本節(jié)設(shè)計(jì)的77 GHz 功率放大器版圖采用M1 和M2 兩層金屬構(gòu)成的網(wǎng)格結(jié)構(gòu)作為地參考平面，以降低地的電阻，提高電流密度，盡可能保證地平面的理想性。直流電源通過(guò)焊盤(pán)接入芯片，焊盤(pán)通過(guò)連接大去耦電容來(lái)減低外接電源引入的噪聲。整個(gè)芯片版圖完成了版圖設(shè)計(jì)規(guī)則(Design Rule Check，DRC)和原理圖與版圖一致性(Layout Versus Schematics，LVS)的驗(yàn)證。

圖7 77 GHz 功率放大器版圖

本文輸出級(jí)晶體管單元采用4 μm×13 μm×2 μm的結(jié)構(gòu)來(lái)降低晶體管和互聯(lián)的寄生效應(yīng)。另外，輸出級(jí)晶體管版圖布局還主要考慮了以下幾點(diǎn):(1)晶體管漏極連線分布在晶體管上方，有源區(qū)通過(guò)金屬線和通孔連接到最頂層金屬。(2)晶體管源極采用雙邊連接，利用金屬器M1 和M2 在晶體管兩側(cè)分別將晶體管的源極連接到襯底環(huán)。(3)晶體管的柵極采用雙邊連接，通過(guò)M1～M3 將晶體管的柵極引出，并通過(guò)通孔連接到最頂層金屬作為信號(hào)輸入，這種方式可以降低柵極的電阻。(4)柵極互聯(lián)，通孔、漏極互聯(lián)以及通孔間保持一定距離，從而降低寄生的反饋電容。最終晶體管和連接晶體管的金屬層通過(guò)RC參數(shù)提取的方式得到版圖的寄生參數(shù)，其他金屬連接層和地金屬層M1、M2 進(jìn)行電磁仿真得到版圖的S參數(shù)，然后將兩種參數(shù)聯(lián)合仿真，得到晶體管單元的最終仿真結(jié)果。

本設(shè)計(jì)中功率級(jí)采用的晶體管版圖布局如圖8所示，柵極和漏極在晶體管兩側(cè)，兩個(gè)端口分別通過(guò)厚金屬傳輸信號(hào)，以降低金屬互聯(lián)線的電阻。該結(jié)構(gòu)的輸入輸出在一個(gè)水平方向，信號(hào)傳輸路徑更加通暢，晶體管單元在布局放大器時(shí)的阻抗匹配和互聯(lián)復(fù)雜度因此降低，從而減少了寄生損耗。

圖8 77 GHz 功率放大器功率級(jí)晶體管版圖

2.2 電磁仿真建模

在77 GHz 功率放大器設(shè)計(jì)中，需要考慮有源器件的尺寸，尤其是功率放大器的功率級(jí)晶體管尺寸。另外，晶體管布局、互聯(lián)引入的電容以及寄生電感也對(duì)放大器的輸出功率、增益等性能有較大的影響。所以為保證功率放大器后仿真的準(zhǔn)確性，本文先單獨(dú)仿真優(yōu)化每個(gè)PA 單元，晶體管及連接晶體管的金屬采用提取參數(shù)得到寄生結(jié)果，漏極和連接漏極的金屬采用電磁仿真得到寄生參數(shù)結(jié)果，并將兩種結(jié)果進(jìn)行聯(lián)合仿真，得到PA 單元的仿真結(jié)果，最終與變壓器、電感、功率合成器、巴倫、金屬互聯(lián)線、焊盤(pán)和通孔等無(wú)源部分構(gòu)成三維電磁仿真模型，如圖9 所示，進(jìn)行聯(lián)合仿真并多次優(yōu)化，最終得到功率放大器的整體后仿真結(jié)果。

圖9 77 GHz 功率放大器無(wú)源部分電磁仿真三維結(jié)構(gòu)圖

2.2 后仿真結(jié)果

77-GHz 功率放大器S參數(shù)仿真結(jié)果如圖10 所示，在79 GHz 頻點(diǎn)處，該功率放大器的最大增益S21為20.5 dB，其－3 dB 帶寬覆蓋64 GHz～86 GHz。輸入回波損耗S11是－26 dB，－10 dB 帶寬為72.5 GHz～81 GHz，輸出回波損耗S22為－18 dB。其－10 dB 帶寬為70 GHz～85 GHz，說(shuō)明本文設(shè)計(jì)的功率放大器輸入、輸出端與50 Ω 阻抗匹配較好。

圖10 77 GHz 功率放大器的S 參數(shù)仿真曲線

圖11 為77 GHz 功率放大器在79 GHz 頻點(diǎn)下的輸出功率曲線，仿真結(jié)果表明輸出功率1 dB 壓縮點(diǎn)為12.7 dBm，飽和輸出功率Psat＝16.6 dBm。

圖11 77 GHz 功率放大器的輸出功率仿真曲線

功率放大器在79 GHz 頻點(diǎn)下的功率附加效率曲線如圖12 所示，仿真結(jié)果表明該功率放大器的功率附加效率的峰值效率PAEpeak＝16.5%。

圖12 77 GHz 功率放大器的功率附加效率仿真曲線

圖13 為77 GHz 功率放大器的穩(wěn)定性仿真曲線，在60 GHz～90 GHz 頻帶內(nèi)，穩(wěn)定性系數(shù)Kf都大于1，表明該功率放大器在工作頻段內(nèi)穩(wěn)定。

圖13 77 GHz 功率放大器的穩(wěn)定性仿真曲線

本文與部分放大器的性能參數(shù)對(duì)比如表2 所示，與文獻(xiàn)[11]、文獻(xiàn)[12]相比，本文功率放大器具有更高的增益；與文獻(xiàn)[11]、文獻(xiàn)[12]、文獻(xiàn)[13]相比，本文功率放大器的具有更低的功耗；與文獻(xiàn)[10]、文獻(xiàn)[11]、文獻(xiàn)[12]相比，本文功率放大器具有更高的峰值附加效率；與文獻(xiàn)[10]、文獻(xiàn)[13]相比，本文功率放大器具有更寬的帶寬。本文設(shè)計(jì)了一款低功耗的寬帶功率放大器。

表2 本設(shè)計(jì)性能總結(jié)與其他功率放大器性能比較

3 結(jié)論

本文采用65 nm CMOS 工藝設(shè)計(jì)了一款四路功率合成的77 GHz 功率放大器。利用電容中和技術(shù)抵消了密勒電容的影響。利用功率合成技術(shù)解決了CMOS 擊穿電壓低引起的輸出電壓擺幅低的問(wèn)題，將多路輸出功率高效合成，提高了功率放大器的輸出功率。采用共軛匹配和多頻點(diǎn)疊加的帶寬拓展技術(shù)，有效實(shí)現(xiàn)電路阻抗匹配和帶寬拓展。仿真結(jié)果表明，該功率放大器具有增益高、效率高、輸出功率高，能在較寬的頻段工作等優(yōu)點(diǎn)，可應(yīng)用于毫米波雷達(dá)等系統(tǒng)，具有良好的發(fā)展前景。