基于FPGA的脈沖信號濾波算法的研究

李兵強(qiáng) 余尚志 聞一鳴 劉光明

(蘇州長風(fēng)航空電子有限公司,江蘇蘇州 215151)

由于目前航空電子技術(shù)的更新迭代，對飛機(jī)座艙顯示系統(tǒng)的人機(jī)交互性能提出了更高的要求[1]。

發(fā)動(dòng)機(jī)參數(shù)顯示與采集系統(tǒng)主要用于實(shí)時(shí)采集發(fā)動(dòng)機(jī)實(shí)時(shí)工作中的多種系統(tǒng)參數(shù)，主要包括發(fā)動(dòng)機(jī)傳感器信號，如發(fā)動(dòng)機(jī)轉(zhuǎn)速、負(fù)荷等信號。采集的頻率量脈沖信號極易受到干擾，因此提出了一種基于FPGA的二階低通濾波器算法設(shè)計(jì)方案，該方案分析了引入干擾的信號類型和特點(diǎn)，設(shè)計(jì)了一個(gè)濾波算法模塊，該模塊包括一個(gè)5種狀態(tài)的狀態(tài)機(jī)，通過仿真測試驗(yàn)證等，結(jié)果顯示，該脈沖信號濾波模塊有效，滿足了產(chǎn)品的使用要求[2]。

1 發(fā)參采集系統(tǒng)硬件結(jié)構(gòu)及工作原理

典型的發(fā)參采集系統(tǒng)硬件原理框圖如圖1所示。

圖1 典型的發(fā)參采集系統(tǒng)硬件原理框圖Fig.1 Hardware principle block diagram of typical engine parameter acquisition system

它主要由FPGA模塊、模擬量采集模塊、頻率量處理模塊、開關(guān)量處理模塊、液晶顯示模塊等組成。FPGA實(shí)現(xiàn)所有信號的采集和處理，并產(chǎn)生相應(yīng)的字符信號送到液晶顯示模塊顯示，最后完成與飛行員的人機(jī)交互[3]。

本文由于篇幅有限，并且實(shí)際應(yīng)用過程中，僅有轉(zhuǎn)速傳感器和流量傳感器等頻率量信號極易引入干擾[4]，因此僅對此兩類信號的處理進(jìn)行詳細(xì)的設(shè)計(jì)說明和仿真測試。

2 頻率信號濾波設(shè)計(jì)

2.1 高頻脈沖擾動(dòng)信號特性分析

通過實(shí)驗(yàn)可測得轉(zhuǎn)速等傳感器采集輸出的高頻脈沖擾動(dòng)信號的寬度大致都保持在4μs～12μs之間，其中包括高電平高頻脈沖擾動(dòng)與低電平高頻脈沖擾動(dòng)兩種擾動(dòng)信號。如圖2所示。由于需采集頻率信號的頻率最大值是2400Hz，依此進(jìn)行設(shè)計(jì)時(shí)系統(tǒng)采集的最大頻率約為2500Hz，進(jìn)一步推算出最窄有效電平信號寬度是0.2ms。綜上所述高頻脈沖擾動(dòng)信號寬度遠(yuǎn)小于有效電平寬度。在原有的50MHz工作時(shí)鐘進(jìn)行分頻后可以生成10MHz時(shí)鐘來用于濾波模塊的實(shí)際工作時(shí)鐘。充分考慮采集信號的有效性和準(zhǔn)確性，設(shè)定有效電平持續(xù)時(shí)間小于25μs的信號是擾動(dòng)信號[5-6]。

圖2 兩種形式高頻脈沖擾動(dòng)信號Fig.2 Two types of high frequency pulse jamming signals

2.2 濾波相關(guān)參數(shù)設(shè)定

選取的兩種頻率量信號通過信號調(diào)理電路，然后經(jīng)過濾波處理后，將最終處理完的信號傳遞到處理器的數(shù)據(jù)采集接口進(jìn)行采集。Quartus II軟件中的濾波功能實(shí)現(xiàn)如圖3所示。

圖3 濾波功能模塊元件Fig.3 Filter function module components

2.3 濾波模塊工作原理

2.3.1 信號同步處理

頻率信號作為濾波模塊的輸入，其信號特性正常情況下應(yīng)該是維持高電平或者低電平，但在一定情況下無法保證信號具有穩(wěn)定的特性，可能存在高低電平時(shí)而跳變的情況，這種情況下稱信號的狀態(tài)是亞穩(wěn)態(tài)。

如果考慮完全規(guī)避信號亞穩(wěn)態(tài)是無法實(shí)現(xiàn)的，因此一般考慮盡量減小信號采集時(shí)亞穩(wěn)態(tài)出現(xiàn)的幾率。本文采取選用2級觸發(fā)器來實(shí)現(xiàn)。

2.3.2 信號輸出

如果高電平采集信號被判定有效，那么信號經(jīng)過濾波功能后輸出高電平。如果高電平采集信號被判定無效的擾動(dòng)信號，那么信號經(jīng)過濾波功能后不輸出，信號不會(huì)被處理，默認(rèn)維持之前的電平狀態(tài)。低電平狀態(tài)下同理。

2.4 狀態(tài)機(jī)功能實(shí)現(xiàn)

濾波功能的實(shí)現(xiàn)需要依靠有限狀態(tài)機(jī)，5個(gè)狀態(tài)切換方式如圖4所示。

圖4 濾波功能模狀態(tài)跳轉(zhuǎn)圖Fig.4 Filter function module state switching diagram

采集的頻率量信號in進(jìn)入濾波器，最開始經(jīng)過原有輸入(A)采集輸入的頻率量，且當(dāng)前信號的被認(rèn)為A狀態(tài)，如果信號為高且有效，in_H=1，如果信號是低且有效，in_l=0。再通過邊沿捕獲(B)后，信號的狀態(tài)會(huì)被認(rèn)定為B，如果信號是高且有效，同時(shí)上一狀態(tài)是原有輸入(A)時(shí)，則in_L=1，這種情況下被判定為捕獲到了上升沿，進(jìn)一步置于計(jì)數(shù)累加(C)。如果信號是低且有效，同時(shí)上一狀態(tài)是原有輸入(A)時(shí)，in_H=1，這種情況下被判定為捕獲到了下降沿，進(jìn)一步置于計(jì)數(shù)累加(C)。如果都不是這兩種狀態(tài)，就會(huì)被判定為信號采集端不存在，切換到原有輸入(A)。

切換到計(jì)數(shù)累加(C)后，對采集頻率量開始計(jì)數(shù)累加，如果采集的頻率量在80μs內(nèi)均保持統(tǒng)一狀態(tài)，則判定采集的頻率量是有效，進(jìn)一步切換到最終輸出 (D)。實(shí)現(xiàn)將頻率量的進(jìn)一步傳遞，最終再切換到參數(shù)復(fù)位(E)，完成全部參數(shù)的復(fù)位清零后切換到原有輸入(A)。如果采集的頻率量在80μs內(nèi)沒有保持統(tǒng)一狀態(tài)，則判定為擾動(dòng)信號，會(huì)立刻切換到參數(shù)復(fù)位(E)，全部參數(shù)清零后進(jìn)一步切換到原有輸入(A)。

2.5 仿真驗(yàn)證

in1是周期為380μs的方波頻率量，設(shè)定激勵(lì)條件時(shí)，在55μs～65μs范圍內(nèi)增加高電平擾動(dòng)脈沖、在285μs～290μs范圍內(nèi)增加低電平擾動(dòng)脈沖、在865μs～872μs范圍內(nèi)增加高電平擾動(dòng)脈沖、在1085μs～1098μs范圍內(nèi)增加低電平擾動(dòng)脈沖、在1295μs～1306μs范圍內(nèi)增加高電平擾動(dòng)脈沖。

in2是周期為195μs的方波頻率量，設(shè)定激勵(lì)條件時(shí)，在235μs～242μs范圍內(nèi)增加到低電平擾動(dòng)脈沖、在728 μs～736μs范圍內(nèi)增加高電平擾動(dòng)脈沖、在1232μs～1239μs范圍內(nèi)增加高電平擾動(dòng)脈沖。

仿真驗(yàn)證情況如圖5所示，從圖中波形可知，本文提出的頻率量濾波方式，能夠較好的剔除信號持續(xù)時(shí)間在2 0 μs范圍內(nèi)的高頻脈沖擾動(dòng)信號，能夠有效提高采集信號的可靠性和準(zhǔn)確性。

圖5 頻率量濾波模塊仿真Fig.5 Simulation of frequency filtering module

3 結(jié)論

本文根據(jù)發(fā)動(dòng)機(jī)參數(shù)顯示與采集系統(tǒng)中頻率量的脈沖信號極易受到干擾的現(xiàn)象，提出了一種基于FPGA的二階低通濾波器算法設(shè)計(jì)方案，該方案分析了引入的擾動(dòng)信號特性，完成了濾波功能設(shè)計(jì)，包括一個(gè)5種狀態(tài)的狀態(tài)機(jī)，通過仿真測試驗(yàn)證等，結(jié)果顯示，該高頻脈沖擾動(dòng)信號濾波功能有效，滿足了產(chǎn)品的使用要求。作為一種FPGA濾波算法實(shí)現(xiàn)的典型設(shè)計(jì)，本設(shè)計(jì)可以不作任何改動(dòng)即可應(yīng)用于其他需要濾波處理的設(shè)計(jì)開發(fā)應(yīng)用中，充分體現(xiàn)了該設(shè)計(jì)在后續(xù)開發(fā)中重復(fù)應(yīng)用的優(yōu)勢。