PCB 設(shè)計的信號完整性解析

趙一鳴

（1.浙江大華技術(shù)股份有限公司，浙江 杭州 310000；2.浙江省視覺物聯(lián)融合應(yīng)用實驗室，浙江 杭州 310000）

PCB 設(shè)計時我們常遇到下面情景，當(dāng)PCB 上兩個信號走線緊挨著且長距離平行走線時，信號之間容易互相干擾；或者走線不平滑有拐角出現(xiàn)，走線經(jīng)過接插件、過孔時會出現(xiàn)振鈴等信號質(zhì)量問題。

上面的是我們PCB 設(shè)計人員常遇到的串?dāng)_和反射信號完整性問題。下面我們先來看下反射問題。

當(dāng)信號沿著走線傳輸時，它有一定的瞬態(tài)阻抗，而當(dāng)其瞬態(tài)阻抗發(fā)生變化時，部分信號就會將沿著與原傳播方向相反的方向回傳，而另一部分將向前繼續(xù)傳播，但信號幅度有所改變（如圖1所示）。我們通常將瞬態(tài)阻抗發(fā)生改變的地方稱為阻抗突變，阻抗突變引起了信號反射。

圖1

分析反射問題我們通常運用Altium Designer 軟件來進行仿真工作。

用軟件進行反射波形仿真時要注意以下幾個要點：

（1）每個元件的模型必須正確。

（2）有電路作為源的驅(qū)動。

（3）設(shè)定激勵源。

（4）設(shè)定電源和地網(wǎng)絡(luò)。

（5）PCB 層疊設(shè)定。

反射問題的實質(zhì)其實是傳輸線的阻抗發(fā)生了變化，所以解決阻抗的突變是處理反射的最好手段。那么采取某些方法使得阻抗突變減小，從而改善反射問題是接下來要討論的內(nèi)容。

解決阻抗突變常用的阻抗匹配方式有以下幾種，如圖所示：

（1）串聯(lián)匹配通常是在輸出端上串接一個電阻，使其與傳輸線的阻抗一致；比較常用是33歐姆的電阻。

（2）并聯(lián)匹配是在負載端并聯(lián)電阻或電容，使其阻抗等于傳輸線特性阻抗。

圖2

（3）戴維南匹配是在負載端的電源端上拉電阻R1和在地端下拉電阻R2，通過R1和R2來吸收反射，其等效電阻R1/R2等于傳輸線阻抗，減少對輸出端的驅(qū)動要求。

（4）RC 匹配是在負載端并聯(lián)電容和電阻，電阻來消除反射，電容來減少功耗。

（5）二極管匹配常用于差分信號，對信號的過沖、欠沖有抑制作用，但其無法與線路特性阻抗匹配，所以反射不能消除。

從上面方法來看，串聯(lián)匹配和并聯(lián)匹配可能是比較有效的、實用的解決信號反射的方法，接下來用Altium Designer 仿真來看下兩種匹配方式的效果。

從圖3可以看出串聯(lián)匹配對反射的改善有一定的作用，減小了二次反射波形的幅度，由于二次反射所占比例不大，所以對整體波形的影響不是很大。

圖3

圖4所示并聯(lián)匹配，終端阻抗匹配可以消除一次反射，在根本上解決了反射問題。從如中可看出端接到地使高電平電壓下降，端接到電源使低電平變高，同時端接到電源和地就會出現(xiàn)低電平上升、高電平下降，但變化的幅度比前者有所減小。

圖4

綜上來看，終端匹配是消除信號反射比較推薦的方法，它是在信號能量反射回輸出端之前在負載端就把反射消除了，消除了一次反射，減小了噪聲等。而串聯(lián)匹配是在輸出端消除由負載端反射回來的信號，消除了二次反射。兩種方法各有所長，需要根據(jù)實際情況來具體分析。

接下來我們說下減小信號串?dāng)_的設(shè)計方法。最有效減小串?dāng)_的方式是增加走線之間的間距，有足夠的空間的話遵守3H/3W 定律；層疊設(shè)計可使信號路徑與回路平面緊耦合，走線細一些，留出足夠的空間規(guī)避串?dāng)_，適合DDR 這種速率不是特別高的并行信號。

理想帶狀線沒有遠端串?dāng)_，所以高速串行總線要求TX 與RX 分開，保證串?dāng)_不會傳向接收端；串?dāng)_是有飽和時間的，減少耦合長度同樣能減少串?dāng)_，即使只是在有空間的地方拉開；要盡量避免長距離平行的微帶線；相鄰層走線的串?dāng)_相對同層之間更大，需要避免。

在不考慮損耗的情況下，要加大信號與其回流路徑之間的耦合；跨分割會引起嚴重的串?dāng)_、EMC 問題需要注意；同樣阻抗匹配也能有效的減小串?dāng)_；包地要謹慎，數(shù)字信號不建議包地處理。

PCB 的信號完整性是一個系統(tǒng)問題，要靈活運用理論知識及方法來解決實際中遇到的信號質(zhì)量問題。