艾雷 彭霞
(中國(guó)電子科技集團(tuán)公司第十四研究所 江蘇省南京市 210039)
隨著微電子技術(shù)、微波技術(shù)、數(shù)字信號(hào)處理技術(shù)的發(fā)展,小型化成為雷達(dá)發(fā)展的一個(gè)熱點(diǎn)方向。接收機(jī)是雷達(dá)系統(tǒng)的重要組成部分,也是雷達(dá)小型化的重點(diǎn)發(fā)展方向。目前雷達(dá)系統(tǒng)中廣泛使用的是超外差接收機(jī)。超外差接收機(jī)的下行鏈路是將高頻的射頻信號(hào)與本振混頻后變?yōu)榈皖l的中頻信號(hào),然后通過(guò)AD 轉(zhuǎn)換器件將中頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),由FPGA 等數(shù)字邏輯電路進(jìn)行后續(xù)的數(shù)字信號(hào)處理。其上行鏈路是通過(guò)信號(hào)產(chǎn)生器件(DDS 或DA)產(chǎn)生中頻信號(hào),經(jīng)混頻、放大、濾波后將中頻信號(hào)搬移到高頻。[1-2]當(dāng)前,混頻模塊的小型化已有較多的研究[3-6],而數(shù)?;旌掀骷癋PGA 等數(shù)?;旌想娐沸⌒突男枨笞兊迷絹?lái)越迫切。
自集成電路問世以來(lái),摩爾定律一直支配著半導(dǎo)體行業(yè)的發(fā)展。但是從目前的趨勢(shì)看,摩爾定律已經(jīng)走到了盡頭。延續(xù)摩爾定律的兩個(gè)方向是SOC(System-on-chip)和SIP(System-in-Package)。SOC 是把不同的電路集成到一個(gè)芯片中去,所有電路均須使用同一工藝。然而可編程邏輯器件FPGA 需要高端制程工藝,而AD/DA等數(shù)?;旌掀骷⒉恍枰叨酥瞥坦に?。開發(fā)SOC 的結(jié)果是導(dǎo)致研發(fā)成本和流片成本的提升,使得技術(shù)難以成熟。SIP 可將不同工藝制程的芯片、被動(dòng)元器件等采用不同的技術(shù)(Flip-chip 或Wire-Bonding)裝配到同一塊基板上,形成一個(gè)模組,具有尺寸小、周期短、成本低等優(yōu)點(diǎn)。因而,SIP(系統(tǒng)級(jí)封裝)成為能延續(xù)摩爾定律的熱門方向。
本文介紹了一種數(shù)字收發(fā)SIP,將多種不同功能的芯片和無(wú)源器件在三維空間內(nèi)組裝到一個(gè)基板上,并封裝到同一個(gè)封裝體內(nèi),形成具有多功能的單個(gè)標(biāo)準(zhǔn)封裝件的電子系統(tǒng)。SIP 基板作為芯片的母板,實(shí)現(xiàn)電氣連接、屏蔽、保護(hù)、支撐、散熱等功能,與外殼一起構(gòu)成封裝結(jié)構(gòu)。SIP 內(nèi)有一片F(xiàn)PGA 用于數(shù)字信號(hào)處理,含有1 路DDS 器件和1 路AD 器件,并含有FLASH 器件可以用來(lái)固化FPGA 程序及存儲(chǔ)數(shù)據(jù),含有若干路電平轉(zhuǎn)換器件用來(lái)對(duì)外部電路進(jìn)行控制等功能。通過(guò)合理的方案設(shè)計(jì),并利用微組裝工藝技術(shù)實(shí)現(xiàn)了高集成度、高性能的數(shù)字收發(fā)SIP。
SIP 的原理與常規(guī)數(shù)字收發(fā)電路板原理基本相同,包含一片F(xiàn)PGA、1 片ADC、1 片DDS、1 片PROM(NOR FLASH,用于固化FPGA 程序)、1 片F(xiàn)LASH、若干電平轉(zhuǎn)換芯片。為了提高集成度,SIP 內(nèi)部器件均采用裸芯片,裸芯片的使用極大的減少了SIP 基板的面積。對(duì)外則采用BGA 封裝。
圖1為單通道數(shù)字收發(fā)SIP 原理框圖。
圖1:?jiǎn)瓮ǖ罃?shù)字收發(fā)SIP 原理框圖
FPGA是整個(gè)接收機(jī)數(shù)字信號(hào)處理及外圍電路控制的核心器件,接收機(jī)接收的RF 信號(hào)經(jīng)混頻放大濾波后由ADC 芯片采樣,DDS產(chǎn)生的中頻信號(hào)經(jīng)混頻濾波后送出。同時(shí),該SIP 內(nèi)部的PROM器件可以存儲(chǔ)FPGA 的固化文件,F(xiàn)LASH 器件可以額外存儲(chǔ)必要的數(shù)據(jù),F(xiàn)PGA 的transceiver 用于接收外部指令與傳輸數(shù)字信號(hào)處理后的數(shù)據(jù),控制信號(hào)經(jīng)電平轉(zhuǎn)換后送給外部電路。
傳統(tǒng)PCB電路板多使用通孔工藝或盲埋孔工藝實(shí)現(xiàn)垂直互聯(lián)。而在SIP 設(shè)計(jì)時(shí),由于裸芯片的使用極大的減少了基板的面積,而芯片之間的互聯(lián)走線并未減少,因而導(dǎo)致布線密度大大增加,傳統(tǒng)PCB 電路板設(shè)計(jì)方案已不適用。且由于FPGA 焊盤的節(jié)距較小,扇出較密集,也遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)PCB 扇出密度。為此,設(shè)計(jì)選用有機(jī)基板,并使用6 層任意層布線技術(shù)(中間使用一層較厚的芯板,上下各兩個(gè)積層)。其中,芯板為整個(gè)基板提供物理支撐,過(guò)孔采用機(jī)械孔,外層過(guò)孔采用激光孔,整體布線密度非常高,滿足FPGA 對(duì)布線密度的要求。任意層互聯(lián)技術(shù)的引入,使基板上空間利用的更加充分,是完成SIP 小型化設(shè)計(jì)的關(guān)鍵技術(shù)。
傳統(tǒng)PCB 電路板使用成品器件,按照成品器件的裝配工藝進(jìn)行裝配。SIP 使用裸芯片,傳統(tǒng)PCB 電路板裝配工藝已不適用。SIP 內(nèi)部含F(xiàn)PGA 器件,其對(duì)外引出為大規(guī)模球柵陣列,適用倒裝焊(Flip-Chip)工藝,由于節(jié)距極小,裝配時(shí)易產(chǎn)生虛焊、橋連等問題,為SIP 裝配的一個(gè)難點(diǎn)。其余均為普通裸芯片,使用金絲鍵合(Wire-Bonding)工藝,鍵合質(zhì)量的好壞直接影響SIP 的性能及可靠性,為SIP 裝配的另一個(gè)難點(diǎn)。圖2為單通道數(shù)字收發(fā)SIP 結(jié)構(gòu)剖視圖。
圖2:?jiǎn)瓮ǖ罃?shù)字收發(fā)SIP 結(jié)構(gòu)剖視圖
封裝時(shí)各個(gè)流程間的裝配溫度應(yīng)滿足工藝溫度梯度要求,并且溫度梯度區(qū)間不小于25℃。倒裝焊芯片已植球,其使用的裝配溫度已固定。根據(jù)這個(gè)溫度來(lái)選擇底部BGA 球的材料,熔點(diǎn)降低30℃左右,保證內(nèi)外焊料的熔點(diǎn)有一個(gè)溫度梯度差,確保SIP 在下一級(jí)裝配時(shí)內(nèi)部不會(huì)重熔,提高使用時(shí)的可靠性。
SIP 內(nèi)部信號(hào)線眾多,各個(gè)信號(hào)線同時(shí)翻轉(zhuǎn),互相產(chǎn)生串?dāng)_。一般而言,數(shù)字信號(hào)線的噪聲裕量較大,不易受影響。但SIP 內(nèi)部有高速串行信號(hào)線引出,串?dāng)_問題需要考慮。布局上,多組高速信號(hào)線為平行走線,耦合長(zhǎng)度較大,互相串?dāng)_較大。布線時(shí)增加屏蔽地線并多打地孔,并通過(guò)建立圖3和圖4所示的模型進(jìn)行仿真,可以看出,相鄰的高速串行總線信號(hào)線在整個(gè)工作頻帶內(nèi)的串?dāng)_小于-40dB,滿足使用需求。
圖3:SIP 內(nèi)部高速串行信號(hào)線仿真模型
圖4:SIP 內(nèi)部高速串行信號(hào)線串?dāng)_仿真
本文主要介紹了單通道數(shù)字收發(fā)SIP 的設(shè)計(jì)方案以及設(shè)計(jì)中用到的關(guān)鍵技術(shù)。SIP 基于微組裝技術(shù),采用數(shù)?;旌想娐分谐S玫穆阈酒瑏?lái)實(shí)現(xiàn)。該方案大幅度提升了數(shù)?;旌想娐钒宓募啥龋瑢?shí)現(xiàn)了數(shù)字收發(fā)電路的小型化。設(shè)計(jì)時(shí),通過(guò)對(duì)高速串行信號(hào)線的仿真,優(yōu)化了高速串行信號(hào)線的性能,保證了設(shè)計(jì)的成功。實(shí)際測(cè)得SIP 中ADC、DDS 等芯片性能良好,高速串行信號(hào)線均可正常收發(fā)數(shù)據(jù),所有器件均可正常工作,滿足指標(biāo)設(shè)計(jì)需求。該SIP 的設(shè)計(jì),有力的支撐了雷達(dá)系統(tǒng)的小型化發(fā)展。