基于差頻檢測技術(shù)的高速AD單粒子翻轉(zhuǎn)評估方法研究

彭惠薪，李 哲，鄭宏超，于春青

(北京微電子技術(shù)研究所，北京 100076)

模數(shù)轉(zhuǎn)換器(AD)作為連接模擬信號和數(shù)字信號的橋梁，在電子系統(tǒng)中占有越來越重要的地位。在航天系統(tǒng)中，AD的性能對設(shè)備在輻射環(huán)境中能否正常工作有很大影響，因此航天器系統(tǒng)中的AD必須具備一定的抗輻照能力。隨著抗輻照AD的速度、精度、性能等各方面明顯提升，如何對高速高精度AD的單粒子效應(yīng)進行全面測試成為急需解決的問題，而高速高精度AD電路的單粒子翻轉(zhuǎn)效應(yīng)測試是其中的難點。目前，國內(nèi)外對于高速高精度AD電路單粒子翻轉(zhuǎn)效應(yīng)測試方法進行了一定的研究[1-3]。Kruckmeyer等[4-5]提出目前空間用通信設(shè)施的傳輸帶寬需求已達1 GSPS，甚至更高，輸入信號已進入奈坤斯特第2或第3區(qū)間，對于這些高速的數(shù)據(jù)轉(zhuǎn)換，輸出數(shù)據(jù)的監(jiān)控和抓取變得非常復(fù)雜。而以往AD電路的單粒子翻轉(zhuǎn)效應(yīng)測試常采用靜態(tài)輸入的方法，不能完整體現(xiàn)電路在應(yīng)用時的運行狀態(tài)。為了更為準(zhǔn)確地反映高速AD的抗單粒子翻轉(zhuǎn)效應(yīng)能力，應(yīng)在測試時為其提供高頻動態(tài)輸入，且在對器件單通道輸出進行采樣時發(fā)現(xiàn)，動態(tài)輸入模式下，器件表現(xiàn)出更多的單粒子翻轉(zhuǎn)錯誤。

本文基于差頻檢測的原理設(shè)計一套應(yīng)用于高速高精度AD的單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)，為保證采集數(shù)據(jù)的完整性，基于低壓差分信號(LVDS)串并轉(zhuǎn)換的數(shù)據(jù)采集模塊設(shè)計實現(xiàn)多通道的數(shù)據(jù)采集[6-7]，并利用差分功耗分析(DPA)對時鐘和數(shù)據(jù)進行相位校準(zhǔn)[8-10]，增加數(shù)據(jù)采集的可靠性。在重離子輻照環(huán)境下，以一款8位3 GSPS的AD為目標(biāo)器件，對測試系統(tǒng)進行試驗驗證。

1 基于差頻檢測的單粒子翻轉(zhuǎn)效應(yīng)測試方法

1.1 差頻檢測原理

差頻檢測是指輸入信號頻率接近2倍的奈奎斯特頻率，由于輸入信號的頻率非常接近采樣時鐘的頻率，則會發(fā)生混疊現(xiàn)象，這時AD的輸出將會是一個很緩慢的正弦波。當(dāng)輸出采樣點間差值為1 LSB(最低有效位)時，輸入信號頻率為：

fin=fs/(2Nπ)

其中：fin為輸入信號頻率；fs為采樣頻率；N為ADC的位分辨率。

圖1 差頻測試示意圖Fig.1 Schematic of beat frequency test

圖1為差頻測試示意圖。當(dāng)采樣頻率為1 GHz、輸入信號為998.76 MHz時，則輸出1.24 MHz的緩慢正弦波。由于動態(tài)信號具有較高的頻率，所以在AD的輸入模塊部分施加了更大的壓力，因而更易在電路的模擬部分產(chǎn)生更長的瞬態(tài)脈沖。

在差頻測試時應(yīng)當(dāng)保證AD的輸出在每個時鐘周期的變化盡量小，若輸出的變化很大，由于單粒子翻轉(zhuǎn)引起的輸出變化很小，則錯誤檢測軟件會檢測不到。因此應(yīng)使AD的輸出變化小于最小分辨率，才能監(jiān)測到更精確的單粒子翻轉(zhuǎn)錯誤(圖2)。

圖2 AD在差頻測試下的輸出Fig.2 Output of AD under beat frequency test

1.2 單粒子翻轉(zhuǎn)效應(yīng)判據(jù)

在對待測高速數(shù)字電路進行單粒子翻轉(zhuǎn)測試時，一般用位單粒子翻轉(zhuǎn)截面(單位為μm2/bit)描述器件單粒子效應(yīng)特性，但在AD電路中利用位翻轉(zhuǎn)來描述無意義，因為在AD中每位的值會根據(jù)輸出數(shù)據(jù)的不同不斷變化。

AD單粒子翻轉(zhuǎn)效應(yīng)主要表現(xiàn)為可恢復(fù)的多次或單次轉(zhuǎn)換錯誤。對高速AD的單粒子翻轉(zhuǎn)效應(yīng)進行判別時，應(yīng)實時監(jiān)測AD輸出值，判斷其輸出值和預(yù)期值是否存在瞬時的、可自行恢復(fù)的偏差，且偏差的大小是否超過了可接受的范圍。在差頻檢測的方法中，具體的判別方法是利用現(xiàn)場可編程門陣列(FPGA)將高速AD的不同位輸出還原為1個數(shù)值，比較前后兩個值的差值，若差值超過所設(shè)定的閾值，且在短時間內(nèi)差值可恢復(fù)到閾值內(nèi)，則認(rèn)為參試器件發(fā)生了1次單粒子翻轉(zhuǎn)錯誤。觸發(fā)閾值的設(shè)定需綜合考慮參試器件的性能和系統(tǒng)噪聲的影響。

2 高速AD單粒子翻轉(zhuǎn)效應(yīng)測試方法

參試器件是一款抗輻照8位3 GSPS高速AD，采用單電源1.9 V供電，典型功耗為1.9 W。器件采用高速模數(shù)轉(zhuǎn)換電路以及數(shù)字自校準(zhǔn)技術(shù)，保證器件的高速度和高動態(tài)特性。器件內(nèi)部集成串行接口，支持用戶控制單數(shù)據(jù)速率(SDR)、雙數(shù)據(jù)速率(DDR)等多種工作模式。

在對高速AD進行單粒子翻轉(zhuǎn)效應(yīng)測試時，利用信號源產(chǎn)生749 MHz的正弦信號輸入至AD，F(xiàn)PGA以750 Msps采樣率進行采集，由于發(fā)生頻譜混疊，利用軟件程序設(shè)計的方法將采集得到的AD輸出還原為1 MHz正弦信號。對比相鄰采樣點數(shù)值，若相差大于設(shè)定閾值(綜合考慮參試器件性能和本底噪聲的影響，閾值設(shè)置為7 LSB)，則認(rèn)為發(fā)生單粒子事件。

為實現(xiàn)對發(fā)生單粒子錯誤的混疊波形進行完整還原，選用深度為4 096的FIFO對采集到的輸出數(shù)據(jù)進行緩存，以保證至少還原出3個周期的混疊波形。通過設(shè)置觸發(fā)方式，將發(fā)生單粒子錯誤前2 045個點及出錯后2 046個點打包上傳至上位機，可使還原出的錯誤波形位于中間位置，便于后期數(shù)據(jù)處理時對單粒子翻轉(zhuǎn)效應(yīng)類型的分析與判讀。此外，上位機會對單粒子翻轉(zhuǎn)個數(shù)進行初步識別和統(tǒng)計，并將出錯波形的數(shù)據(jù)及圖象存儲在指定位置。

3 系統(tǒng)設(shè)計

3.1 硬件設(shè)計

超高速AD的單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)主要包括電源供電模塊、輸入信號模塊、FPGA控制和采集模塊、人機交互和串口通信模塊、示波器監(jiān)測模塊、錯誤監(jiān)測統(tǒng)計和上傳模塊。其硬件結(jié)構(gòu)如圖3所示。

圖3 高速AD電路單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)Fig.3 SEU effect test system of high-speed AD

為保證高速AD處于良好的高頻工作狀態(tài)，在電源設(shè)置上選用紋波較小的低壓差線性穩(wěn)壓電源供電。通過FPGA實現(xiàn)對AD電路的控制和輸出數(shù)據(jù)的采集，將AD的輸出數(shù)據(jù)接口、SPI接口及其他控制接口同F(xiàn)PGA相連。根據(jù)AD不同的輸出形式，在FPGA建立數(shù)據(jù)接收模塊對輸出數(shù)據(jù)進行采集和緩存，然后進行輸出數(shù)據(jù)單粒子翻轉(zhuǎn)的判讀。

高速AD內(nèi)部既含有模擬集成電路，又存在數(shù)字集成電路，所以當(dāng)離子輻射到其內(nèi)部時，可能會產(chǎn)生較為復(fù)雜的單粒子效應(yīng)。對于AD而言，單粒子翻轉(zhuǎn)效應(yīng)主要表現(xiàn)為輸出碼值的偏離。因此單粒子翻轉(zhuǎn)效應(yīng)檢測方法的設(shè)計要點之一是實現(xiàn)對AD輸出信號的完整采樣。基于差頻檢測的原理，測試系統(tǒng)將以750 Msps的采集率對輸出數(shù)據(jù)進行采集，為保證輸出數(shù)據(jù)采樣完整，利用LVDS串并轉(zhuǎn)換及DPA相位校準(zhǔn)，對多通道高速輸出數(shù)據(jù)進行降頻處理。

圖4為LVDS收發(fā)處理，LVDS接收器輸出時鐘設(shè)定為輸入時鐘8分頻，接收端每個通道鎖定獨立時鐘相位，通過位對齊操作將數(shù)據(jù)并行輸出。上傳數(shù)據(jù)時需從并行數(shù)據(jù)中恢復(fù)出每個字節(jié)。750/8分頻的輸出時鐘，將8個時鐘沿采集的128 bit數(shù)據(jù)存儲在寬度為128、數(shù)組長度為128字節(jié)的二維FIFO中，還原成8個時鐘時刻的單字節(jié)數(shù)據(jù)。

圖4 LVDS收發(fā)處理Fig.4 Receiving and transmitting process of LVDS

為保證數(shù)據(jù)傳輸?shù)耐暾?，測試系統(tǒng)使用FIFO存儲器在異步轉(zhuǎn)換、串行通信中對數(shù)據(jù)進行緩存[11-13]，它主要使用在數(shù)據(jù)接口部分，用于存儲與緩沖兩個異步時鐘之間的數(shù)據(jù)，并可在兩個不同時鐘系統(tǒng)之間快速而方便地傳輸實時數(shù)據(jù)，實現(xiàn)對錯誤數(shù)據(jù)的緩存和上傳。

測試系統(tǒng)采用兩個FIFO存儲器模塊，F(xiàn)IFO的寫時鐘為AD的隨路時鐘經(jīng)過延時得到，其中FIFO_1主要實現(xiàn)錯誤波形的捕獲，根據(jù)單粒子事件的觸發(fā)條件將FIFO控制在半滿狀態(tài)，當(dāng)發(fā)生單粒子錯誤時，將檢測到的錯誤捕獲，并將前后的數(shù)據(jù)通過串行數(shù)據(jù)端口發(fā)送給上位機；FIFO_2主要實現(xiàn)實時波形的顯示，該模塊在寫滿和讀空之間循環(huán)執(zhí)行，持續(xù)的通過串行接口模塊向上位機發(fā)送數(shù)據(jù)。

FIFO_1的錯誤數(shù)據(jù)的緩存方式如圖5所示，當(dāng)未出現(xiàn)錯誤時，使FIFO_1始終處于半滿狀態(tài)，寫入和讀出速度相等，當(dāng)檢測到單粒子翻轉(zhuǎn)錯誤時，F(xiàn)IFO_1開始關(guān)閉讀出，當(dāng)FIFO_1寫滿后將整個數(shù)據(jù)上傳。 選用FIFO_1寬度為64 bit、深度為4 096，由寫入到讀出會有5個周期延時，因此當(dāng)檢測到FIFO_1滿時還有5個數(shù)據(jù)未進入，因此最終總上傳數(shù)為4 091。

圖5 錯誤數(shù)據(jù)緩存Fig.5 Error data caching

3.2 軟件設(shè)計

軟件設(shè)計的主要目的是實現(xiàn)對單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)的控制，及對單粒子效應(yīng)錯誤類型進行預(yù)判并統(tǒng)計錯誤數(shù)。

單粒子翻轉(zhuǎn)效應(yīng)檢測軟件界面如圖6所示，數(shù)據(jù)采集與處理系統(tǒng)采用RS232電平進行數(shù)據(jù)傳輸，利用數(shù)據(jù)處理軟件對AD輸出的差頻信號進行波形還原，將數(shù)字輸出圖形化，用于觀測輸出數(shù)據(jù)明顯的失真，對采集到的錯誤在幅值和持續(xù)時間上進行分類統(tǒng)計。測試系統(tǒng)采用兩個窗口對待測高速AD輸出的實時波形與出錯波形進行顯示，并對發(fā)生錯誤的波形圖像及錯誤數(shù)進行保存。

圖6 串行通信和實時波形顯示Fig.6 Serial communication and display of real-time waveform

圖7 軟件設(shè)計流程Fig.7 Software design flow

單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)的控制主要利用硬件編程的方法控制FPGA為待測芯片提供使能信號，為待測AD進行SPI寫讀配置，以保障待測高速AD處于正常的模數(shù)轉(zhuǎn)換工作狀態(tài)，采集待測高速AD的輸出并將其還原成字，通過比對相鄰輸出點的LSB差值的大小判斷器件是否發(fā)生單粒子效應(yīng)。軟件設(shè)計流程如圖7所示。其流程為：1) 上電初始化配置，使待測高速AD器件進入正常工作模式，設(shè)置輸入信號和時鐘，控制AD電路進行模數(shù)轉(zhuǎn)換；2) 利用FPGA對輸出數(shù)據(jù)進行采集，并將輸出的二進制碼轉(zhuǎn)化為10進制，通過數(shù)據(jù)采集與單粒子效應(yīng)檢測軟件將輸出還原為正弦波，若信號發(fā)生明顯的畸變和失真，并在長時鐘周期內(nèi)不能恢復(fù)，則認(rèn)為待測AD發(fā)生了單粒子功能中斷；3) 若未發(fā)生單粒子功能中斷，則比較連續(xù)兩個輸出的差值，若差值大于設(shè)定的閾值，則認(rèn)為發(fā)生了單粒子翻轉(zhuǎn)，統(tǒng)計錯誤總數(shù)并保存發(fā)生錯誤的波形；4) 當(dāng)輻照離子總數(shù)達到107cm-2，或單粒子中斷錯誤數(shù)達到10次，則停止輻照試驗。

4 結(jié)果與分析

參試器件進行重離子輻照試驗，試驗用重離子能量及其LET值列于表1。

表1 試驗用重離子能量及其LET值Table 1 Energy and LET of ions in test

對于待測高速AD發(fā)生單粒子效應(yīng)類型的判斷主要依靠于對AD發(fā)生單粒子錯誤時出錯波形的分析。在重離子試驗過程中，待測器件的錯誤波形主要有中斷和翻轉(zhuǎn)錯誤波形兩種形式

(圖8)。圖8中橫坐標(biāo)為采樣點編號0～4 091，縱坐標(biāo)為各采樣點還原得到的數(shù)字輸出值，黑色線為還原出的待測AD輸出，紅色線為兩相鄰輸出點的LSB差值。由圖8a可看出，在被重離子輻照期間，待測高速AD的差頻輸出發(fā)生較大失真，因此判斷待測器件發(fā)生了單粒子中斷效應(yīng)；在單粒子中斷效應(yīng)發(fā)生后的波形中存在一瞬時的尖峰，此錯誤很有可能被判別為單粒子翻轉(zhuǎn)錯誤，但由于中斷發(fā)生后的波形已與之前的波形有明顯的相位差別，因而此類錯誤不應(yīng)再單獨記為單粒子效應(yīng)錯誤，而應(yīng)統(tǒng)一歸為1次單粒子中斷錯誤并對測試系統(tǒng)進行初始化。發(fā)生此類單粒子中斷效應(yīng)很可能是因為待測高速AD中內(nèi)部的數(shù)據(jù)寄存器發(fā)生或傳遞了單粒子翻轉(zhuǎn)，導(dǎo)致在鎖相環(huán)等區(qū)域出現(xiàn)輸出異常。

由圖8b可知，器件在重離子輻照期間，輸出未發(fā)生波形失真或畸變，但在某一時刻待測器件兩相鄰輸出點之間的LSB差值超出了所設(shè)定的閾值，因此判斷待測器件發(fā)生單粒子翻轉(zhuǎn)效應(yīng)。造成待測高速AD發(fā)生單粒子翻轉(zhuǎn)效應(yīng)的成因很多，芯片內(nèi)部的基準(zhǔn)電路、鎖相環(huán)、高速LVDS數(shù)據(jù)接收、混頻開關(guān)電路和電流源陣列若受到重離子輻照影響，均有可能造成待測器件發(fā)生翻轉(zhuǎn)。綜合處理數(shù)據(jù)結(jié)果可得到參試器件單粒子翻轉(zhuǎn)錯誤截面與LET之間的威布爾曲線[14-15]，如圖9所示(縱坐標(biāo)已做歸一化處理)。

圖8 單粒子中斷(a)和翻轉(zhuǎn)(b)錯誤波形圖Fig.8 Error waves of single event function interrupt (a) and upset (b)

5 結(jié)論

本文基于差頻檢測原理，提出一種以高頻動態(tài)輸入的模式，對高速AD抗輻照性能進行評價的方法，并基于LVDS串并轉(zhuǎn)換數(shù)據(jù)采集模塊，對器件多通道輸出進行采集，還原了輸出的混疊波形，并對單粒子效應(yīng)類型進行預(yù)判和統(tǒng)計，開發(fā)了一套針對高速AD單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)。

應(yīng)用該單粒子翻轉(zhuǎn)效應(yīng)測試系統(tǒng)，對某款高速AD進行了重離子試驗。通過對試驗結(jié)果圖像和數(shù)據(jù)的分析，對待測高速AD的抗輻照性能進行了評估。通過分析出錯圖形和數(shù)據(jù)，可對其發(fā)生的單粒子效應(yīng)類型進行甄別，并對其發(fā)生單粒子效應(yīng)的內(nèi)部敏感單元進行初步定位，為高速AD的抗輻照設(shè)計提供建議。

圖9 高速AD單粒子翻轉(zhuǎn)效應(yīng)錯誤截面Fig.9 SEU effect error cross-section of high-speed AD