集成電路技術(shù)的應(yīng)用現(xiàn)狀和發(fā)展趨勢(shì)

袁 野，丁秉瑞

（山東科技大學(xué)電子信息與工程學(xué)院，青島 266590）

1 集成電路技術(shù)的發(fā)展現(xiàn)狀

分析全球集成電路技術(shù)的發(fā)展，主要呈現(xiàn)著以下幾方面的特征。一是集成電路的主流技術(shù)有了一定推進(jìn)。目前，主要實(shí)現(xiàn)了從16/14m 技術(shù)想10nm 技術(shù)的突破。16/14nm 技術(shù)曾經(jīng)是2016年集成電路技術(shù)的主流，但目前蘋果公司、高通公司所運(yùn)用的處理器均進(jìn)入了10nm 技術(shù)時(shí)代。10nm 技術(shù)的性能有了很大的提高，對(duì)比16nm 技術(shù)減少了30%制程，同時(shí)提升20%-35%的功能。二是7nm 技術(shù)已經(jīng)成為當(dāng)前集成電路技術(shù)發(fā)展的競(jìng)爭(zhēng)新高地。

2 集成電路技術(shù)的關(guān)鍵重點(diǎn)

在集成電路技術(shù)的發(fā)展過程上，晶圓級(jí)三維集成成為了集成電路技術(shù)的新焦點(diǎn)，這種融合諸多高端技術(shù)的集成技術(shù)，逐步實(shí)現(xiàn)集成電路在減少體積、增加密度等方面的突破。

（1）在對(duì)準(zhǔn)、鍵合環(huán)節(jié)的不精確，易造成電路故障，降低電路可靠性。集成電路技術(shù)在對(duì)準(zhǔn)精度高低上的不同，將會(huì)直接影響到集成電路產(chǎn)品的成品率。然而對(duì)準(zhǔn)精度把控的程度，要著重從對(duì)準(zhǔn)器和對(duì)準(zhǔn)標(biāo)記這兩個(gè)重點(diǎn)入手，提升具體操作人員的集成電路對(duì)準(zhǔn)技能能力。在兩個(gè)設(shè)備層連接、晶圓連接方面，最為優(yōu)質(zhì)的介質(zhì)是銅。

（2）晶片減薄的技術(shù)應(yīng)用三維集成技術(shù)，這同時(shí)增加了集成電路密度，容易造成散熱問題。硅基板同金屬材料往往存在電阻現(xiàn)象，電流通過時(shí)會(huì)產(chǎn)生一定的發(fā)熱效應(yīng)。如果熱量還會(huì)繼續(xù)生成，芯片背面就會(huì)產(chǎn)生一個(gè)內(nèi)應(yīng)力，在這個(gè)內(nèi)應(yīng)力的作用下，過熱的芯片會(huì)出現(xiàn)直接破裂的現(xiàn)象，加速了芯片的損壞。往往采用的芯片工藝是減薄，可以有效減少內(nèi)阻，大幅度提升芯片的散熱性能，實(shí)現(xiàn)電路穩(wěn)定性的顯著增加。以此，縮小芯片的體積，這符合集成電路向著小型化不斷發(fā)展的趨勢(shì)。

（3）硅基板的穿孔操作過程，操作是在不同晶片之間，或者晶圓之間，通過制作的垂直導(dǎo)通，技術(shù)上實(shí)現(xiàn)晶片互聯(lián)現(xiàn)象。其中，利用TSV 技術(shù)，能夠使晶片在一個(gè)三維方向上實(shí)現(xiàn)堆疊密度的最大化。對(duì)于不同基板的晶片，通過應(yīng)用硅基板的穿孔技術(shù)，實(shí)現(xiàn)整合立體堆棧，也能夠做到縮小晶片體積，達(dá)到減小電阻的目的。TSV 技術(shù)的實(shí)際操作為：首先通孔蝕刻，然后填充通孔。通常來說，穿孔蝕刻的難度較大，這主要取決晶圓的實(shí)際厚度。當(dāng)目標(biāo)蝕刻的深度較大，通孔的開口尺寸往往也要做出適當(dāng)?shù)臄U(kuò)大，這樣一來會(huì)造成晶片的尺寸增大。同時(shí)還要考慮使用的填充材料，其中較為常用銅和硅等材料。TSV 技術(shù)制備的工藝流程為：首先通過研磨、蝕刻等工藝，加工晶片，使其減薄。然后采取激光熔化、反映離子刻蝕等方法，將晶片材料通孔。第三采用PECAD 法，將通孔進(jìn)行側(cè)壁操作，進(jìn)一步制作絕緣層。第四是對(duì)通孔底部加工處理，進(jìn)一步去除襯底的氧化層，暴露出金屬層。第五是利用電化學(xué)反應(yīng)法，開始向通孔內(nèi)填充一定量的銅金屬。第六是進(jìn)行研磨、刻蝕，做好銅金屬表面的晶片清除。

3 集成電路技術(shù)的發(fā)展趨勢(shì)

結(jié)合企業(yè)的具體發(fā)展規(guī)劃，應(yīng)該制定5nm 技術(shù)的研發(fā)實(shí)施路線，這代表集成電路技術(shù)關(guān)鍵突破的發(fā)展方向。要充分利用好FinFET 技術(shù)路線，加快實(shí)現(xiàn)從22/20nm 技術(shù)向16/14nm 技術(shù)的延伸，力爭(zhēng)實(shí)現(xiàn)向10nm 技術(shù)、7nm 技術(shù)。甚至5nm 技術(shù)的突破。當(dāng)前，實(shí)現(xiàn)5nm 技術(shù)的工藝路線尚不明確，這也意味著5nm 技術(shù)節(jié)點(diǎn)的突破，將會(huì)使得集成電路技術(shù)發(fā)展面臨一系列的新技術(shù)挑戰(zhàn)。

（1）具體技術(shù)問題。5nm 技術(shù)的推進(jìn)實(shí)施路線，面臨著來自以下幾個(gè)方面的技術(shù)挑戰(zhàn)。一是在晶體管的結(jié)構(gòu)方面。目前英特爾發(fā)布出的新晶體管結(jié)為納米線FET，這被國(guó)際半導(dǎo)體技術(shù)的路線圖定義成可以實(shí)現(xiàn)5nm 技術(shù)的具體工藝。但不論FinFET 技術(shù)，還是納米線FET 技術(shù)，目前基于定論都為時(shí)尚早。這種納米線FET 技術(shù)具有一定的靜電優(yōu)勢(shì)，但仍舊存在器件寬度問題和能量問題。二是掩膜版的制造方面。集成電路5nm 技術(shù)類型由EUV技術(shù)模式?jīng)Q定。EUV 掩膜仍具有難度，具體體現(xiàn)在高精度和環(huán)境鏈，這影響著具體制作方式，目前EUV 掩膜已獲得一定成效，但也存在問題和不足沒有得到解決，是5nm 技術(shù)路線突破后，影響集成電路技術(shù)發(fā)展的一個(gè)主要問題。

（2）主要發(fā)展建議。在集成電路技術(shù)的產(chǎn)業(yè)鏈方面考慮，主要涉及原材料、主要設(shè)備、具體設(shè)計(jì)、制造工藝、封測(cè)方式。其中，各個(gè)部分又可以分為多個(gè)模塊，這些領(lǐng)域中，國(guó)內(nèi)的集成電路技術(shù)優(yōu)勢(shì)并不突出，立足實(shí)現(xiàn)集成電路技術(shù)的產(chǎn)業(yè)提升，超越產(chǎn)業(yè)鏈更為完善的其他國(guó)家，則需要我們從以下的幾個(gè)方面入手。一是加大技術(shù)研究的力度。國(guó)內(nèi)的集成電路技術(shù)更多的依靠國(guó)外進(jìn)口，目前尚沒有突破最為關(guān)鍵的技術(shù)瓶頸。需要我們的相關(guān)技術(shù)人員積極主動(dòng)進(jìn)行技術(shù)研發(fā)，不斷提升集成電路技術(shù)水平，獲得更多的國(guó)際話語權(quán)。二是要積極發(fā)揮關(guān)鍵人才的儲(chǔ)備作用。國(guó)內(nèi)在IC 技術(shù)工藝設(shè)備研制上，已經(jīng)有了自己的技術(shù)優(yōu)勢(shì)，但同時(shí)人才資源的力量還沒有充分發(fā)揮。IC 技術(shù)裝備業(yè)具有一定的的高附加值，這能夠?yàn)閲?guó)家社會(huì)、企業(yè)公司提供一定效益。

綜上所述，集成電路技術(shù)發(fā)展，目前已經(jīng)向7nm 技術(shù)、5nm技術(shù)的方向發(fā)展。我國(guó)還面臨很多的問題不足，仍需要我們加大在集成電路技術(shù)關(guān)鍵領(lǐng)域的研究力度，不斷的發(fā)揮技術(shù)人才儲(chǔ)備作用，確保提高國(guó)內(nèi)集成電路技術(shù)水平，實(shí)現(xiàn)我國(guó)集成電路技術(shù)的的國(guó)際地位提升。