憶阻器、憶容器和憶感器的Simulink建模及其特性分析?

王曉媛 俞軍 王光義

(杭州電子科技大學(xué),現(xiàn)代電路與智能信息研究所,杭州 310018)

1 引 言

1971年,Chua[1]根據(jù)電路的完備性提出了與電阻、電容和電感相并列的第四種電路元件——憶阻器;2008年12月,在伯克利大學(xué)舉辦的“憶阻器及憶阻系統(tǒng)專題報(bào)告會(huì)”上,Chua[2]再次指出,具有記憶特性的元件并不應(yīng)該只局限于憶阻器,還應(yīng)該推廣至電容器和電感器.2009年,文獻(xiàn)[3]中給出了對(duì)憶容器和憶感器兩個(gè)元件的正式定義.同時(shí)指出,二者雖然也是記憶元件,但它們與憶阻器有著本質(zhì)的不同,即它們是儲(chǔ)能元件.三種記憶元件的符號(hào)如圖1所示.

2008年5月,惠普(HP)實(shí)驗(yàn)室[4]首次成功地對(duì)憶阻器進(jìn)行了物理實(shí)現(xiàn),此舉掀起了世界范圍內(nèi)對(duì)憶阻器研究的熱潮.作為一種新型電路元件,憶阻器在非易失性存儲(chǔ)[5]、人工神經(jīng)網(wǎng)絡(luò)[6,7]以及非線性電路[8,9]等多個(gè)領(lǐng)域表現(xiàn)出巨大的應(yīng)用前景.但由于HP憶阻器受限于納米工藝和嚴(yán)格的實(shí)驗(yàn)條件,目前尚不能走出實(shí)驗(yàn)室,而憶容器和憶感器目前還未被物理成功實(shí)現(xiàn).因此,建立有效的記憶元件等效模型,以促進(jìn)對(duì)記憶元件及其系統(tǒng)的仿真研究和應(yīng)用研究是非常必要的.

圖1 憶阻器、憶感器和憶容器的電路符號(hào)Fig.1.Circuit symbols of memristor,memcapacitor,and meminductor.

近年來(lái),關(guān)于記憶元件的理論模型及SPICE(simulation program with integrated circuit emphasis)模型相繼被提出[10?15],隨著對(duì)記憶元件應(yīng)用研究的逐步深入,記憶元件的等效電路模型的建立也成為了一個(gè)研究熱點(diǎn).文獻(xiàn)[16—18]對(duì)憶阻器、憶容器和憶感器的模擬電路仿真器進(jìn)行了實(shí)現(xiàn),基于這些仿真器的建立,一系列的應(yīng)用研究也隨之展開(kāi)并取得了一定成果[19,20].在記憶元件的Simulink模型的研究中,目前主要取得以下成果.在憶阻器方面,2011年,胡柏林等[21]通過(guò)研究HP憶阻器模型,在理想HP線性憶阻器模型的基礎(chǔ)上,構(gòu)建了HP憶阻器的Simulink模型;2014年,宋衛(wèi)平等[22]建立了基于受控源的雙端口的HP憶阻器的Simulink仿真模型;2015年,段飛騰和崔寶同[23]對(duì)文獻(xiàn)[21]中給出的HP憶阻器的數(shù)學(xué)模型進(jìn)行了優(yōu)化,通過(guò)引入窗函數(shù)將HP憶阻器的非線性特性加以表征,并構(gòu)造了相應(yīng)的Simulink模型.在憶容器方面,2011年,何朋飛等[24]依據(jù)文獻(xiàn)[3]中給出的憶容器的數(shù)學(xué)方程,對(duì)憶容器的Simulink模型進(jìn)行了構(gòu)建,但沒(méi)有對(duì)該數(shù)學(xué)模型中的階躍函數(shù)進(jìn)行分析和實(shí)現(xiàn),導(dǎo)致該模型無(wú)法正確反映憶容值與其歷史狀態(tài)有關(guān)的記憶特性.類似地,2012年,張金鋮等[25]從電路學(xué)的基本原理出發(fā),推導(dǎo)了適用于憶感器的數(shù)學(xué)表達(dá),并在此基礎(chǔ)上建立了與其對(duì)應(yīng)的憶感器的Simulink模型.

本文基于憶阻器、憶感器和憶容器的通用定義,通過(guò)對(duì)給定數(shù)學(xué)模型有效性的進(jìn)一步研究,分別建立了三者的Simulink模型,所建立的模型均能體現(xiàn)記憶元件對(duì)系統(tǒng)狀態(tài)變量以及歷史狀態(tài)的依賴性,通過(guò)對(duì)各模型在不同激勵(lì)下的特性分析以及仿真實(shí)驗(yàn)驗(yàn)證,證實(shí)了所建立的模型具有記憶元件的典型特性以及各模型的有效性.

全文共分成6部分:第1部分介紹了記憶元件的發(fā)展歷程,綜述了在模型建立方面的背景和現(xiàn)狀;第2部分對(duì)憶阻器、憶容器和憶感器的提出、通用數(shù)學(xué)定義以及它們的基本電路特性進(jìn)行了系統(tǒng)的介紹;第3—5部分分別介紹了憶阻器、憶容器和憶感器Simulink模型的建立,并討論了不同參數(shù)和不同激勵(lì)對(duì)所建立的各類記憶元件模型的特性影響;第6部分對(duì)本文的內(nèi)容進(jìn)行了總結(jié).

2 憶阻器、憶容器和憶感器的提出及其基本特性

2.1 憶阻器、憶容器和憶感器的提出

1971年,Chua[1]依據(jù)電路理論的完備性,首次提出了憶阻器的概念,并指出憶阻器作為第四種電路元件,可用于直接描述電荷q與磁通量φ之間的某種關(guān)系.基于此概念,憶阻器的數(shù)學(xué)定義即為

且當(dāng)(1)式僅由電荷的單值函數(shù)來(lái)表示時(shí),稱為電荷控制型憶阻器,對(duì)應(yīng)的數(shù)學(xué)表達(dá)式如下:

當(dāng)(1)式僅由磁通的單值函數(shù)來(lái)表示時(shí),稱為磁通控制型憶阻器,其數(shù)學(xué)表達(dá)為

式中RM為憶阻值;WM為憶導(dǎo)值;iM(t),qM(t)為流經(jīng)器件的電流量和電荷量;vM(t),φM(t)為器件兩端的電壓量和磁通量;M下標(biāo)表示與憶阻器有關(guān)的變量.

2009年,Chua及其團(tuán)隊(duì)[26]通過(guò)定義以下兩個(gè)新的變量,將有記憶特性的元件由憶阻器延伸至了憶阻系統(tǒng),從而使有記憶特性的元件和傳統(tǒng)電路元件一樣,形成了一個(gè)完備的體系,如圖2所示.

圖2 傳統(tǒng)電路元件與記憶元件間的關(guān)系Fig.2.Relationship between traditional circuit elements and the memory elements.

與憶阻器的分類相似,依據(jù)憶容器控制量的不同,可將其分為磁通控制型憶容器和電荷控制型憶容器,分別可由(5)和(6)式進(jìn)行表示:

憶感器也可表示為(7)和(8)式所示的電流控制型和磁通控制型:

其中CM為憶容值;為憶容器的容納值;qC(t)為流經(jīng)憶容器的電荷量;vC(t),φC(t)為憶容器兩端的電壓量和磁通量;LM為憶感值;為憶感器的感納值;qL(t),iL(t)為流經(jīng)憶感器的電荷量和電流量;φL(t)為憶感器兩端的磁通量;下標(biāo)C和L分別代表憶容器和憶感器對(duì)應(yīng)的變量.

2.2 憶阻器、憶容器和憶感器的通用數(shù)學(xué)模型

2009年,Di Ventra等[3]提出有記憶特性的元件不僅僅局限于憶阻器,實(shí)際上可以推廣至憶容器和憶感器,并指出如果用x表示某個(gè)記憶元件的一組n維狀態(tài)變量的集合,用u(t)和y(t)表示任意兩個(gè)互補(bǔ)的本構(gòu)變量(即電流、電荷、電壓或磁通)且作為該系統(tǒng)的輸入和輸出,用g表示一個(gè)廣義的響應(yīng)函數(shù),則可由(9)和(10)式定義一個(gè)通用的n階記憶元件:

其中f是一個(gè)連續(xù)的n維向量函數(shù),從物理意義上講,若在t0時(shí)刻給定一個(gè)初始的狀態(tài)u(t=t0),則(10)式具有唯一的解.依據(jù)上述理論,當(dāng)u(t)和y(t)取作不同的互補(bǔ)變量時(shí),可得到憶阻器、憶容器和憶感器的通用數(shù)學(xué)表達(dá)式如下.

1)憶阻器的通用數(shù)學(xué)定義

電流控制型憶阻器:

電壓控制型憶阻器:

2)憶容器的通用數(shù)學(xué)定義

電壓控制型憶容器:

電荷控制型憶容器:

3)憶感器的通用數(shù)學(xué)定義

電流控制型憶感器:

磁通控制型憶感器:

這里,xM,xC和xL分別表示憶阻器、憶容器和憶感器系統(tǒng)的無(wú)量綱狀態(tài)變量.

2.3 憶阻器、憶容器和憶感器的基本電路特性

憶阻器、憶容器和憶感器共有如下的典型電路特性[2]:在正弦信號(hào)輸入時(shí),均存在各自固有內(nèi)部變量間的滯后環(huán)關(guān)系,這種獨(dú)特關(guān)系具體表現(xiàn)為憶阻器的vM-iM關(guān)系、憶容器的qC-vC關(guān)系以及憶感器的iL-φL關(guān)系.

此外,由上述定義(1)—(8)式可知,憶阻器、憶容器和憶感器各自的等效阻值、容值和感值均與其各自內(nèi)部變量磁通、電荷以及它們對(duì)時(shí)間的積分有關(guān),即與加在其兩端的電壓、磁通以及流過(guò)它們的電流、電荷的歷史狀態(tài)有關(guān).且從以上定義式中可以得出,任何一種憶阻元件均應(yīng)具有過(guò)零特性.以憶阻器為例,當(dāng)iM(t)=0時(shí),無(wú)論RM(qM(t))為何值,必然有vM(t)=0;對(duì)于憶容器,當(dāng)vC(t)=0時(shí),必然有qC(t)=0;類似地,憶感器也具有iL(t)=0,φL(t)=0的性質(zhì).因此,當(dāng)記憶元件的輸入信號(hào)為一定頻率的過(guò)零周期信號(hào)時(shí),其對(duì)應(yīng)的特性曲線一定為經(jīng)過(guò)坐標(biāo)原點(diǎn)的滯回環(huán)曲線.

圖3 HP憶阻器電壓電流滯后環(huán)特性Fig.3.The vM-iMpinched loop characteristic of HP memristor.

2008年,HP實(shí)驗(yàn)室[4]借助于現(xiàn)代納米技術(shù)的突破性成果,第一次成功地對(duì)憶阻器進(jìn)行了物理實(shí)現(xiàn),且通過(guò)實(shí)驗(yàn)對(duì)上述特性加以證實(shí),得到了HP憶阻器具體的電路特性如下:當(dāng)將一定幅值的正弦信號(hào)施加于憶阻器一段時(shí)間后,流過(guò)憶阻器的電流與施加于其上的電壓間的關(guān)系,表現(xiàn)為如圖3所示的緊致滯后環(huán)關(guān)系,且該滯后環(huán)的寬度依賴于輸入電壓的頻率,當(dāng)正弦信號(hào)的頻率增加時(shí),滯后環(huán)的寬度變窄,直至一條直線.

3 憶阻器Simulink模型的建立

3.1 憶阻器的Simulink模型設(shè)計(jì)

基于電壓控制型憶阻器的通用數(shù)學(xué)定義(12)式,給定且令˙xM=f(xM,vM,t)表示為

函數(shù)時(shí),可通過(guò)如圖4(b)所示的電路對(duì)該模型進(jìn)行仿真驗(yàn)證,得到該憶阻器在正弦電壓作用下,其兩端電壓和流經(jīng)憶阻器的電流呈現(xiàn)如圖4(b)所示的滯后環(huán)特性,根據(jù)憶阻器特性的判定原則可知,該數(shù)學(xué)模型符合憶阻器的定義.這里,R1和R2分別代表憶阻器的下限飽和度和上限飽和度;α,β和VT是常數(shù);θ函數(shù)表示單位階躍函數(shù).圖4(a)所示為(17)式所表示的vM與f函數(shù)間的關(guān)系.

圖4 (a)f函數(shù)與輸入電壓間的關(guān)系以及(b)基于f函數(shù)的憶阻器數(shù)學(xué)模型的驗(yàn)證Fig.4.(a)Curve of vM-f and(b)veri fication of memristor mathematical model based on f function.

基于以上關(guān)系,本文建立了憶阻器的Simulink仿真模型,如圖5所示.其中θ函數(shù)所表示的單位階躍函數(shù)通過(guò)兩個(gè)開(kāi)關(guān)比較模塊(開(kāi)關(guān)1和開(kāi)關(guān)2)和4個(gè)常數(shù)模塊進(jìn)行實(shí)現(xiàn),其中,常數(shù)模塊5—8中的0和1分別表示階躍函數(shù)的兩個(gè)0和1狀態(tài).由圖5可知,乘法器3的輸出是(17)式中的˙xM,積分器的輸出為xM,而開(kāi)關(guān)1和開(kāi)關(guān)2的輸出是將xM的值與其內(nèi)部設(shè)定的閾值進(jìn)行比較,且當(dāng)xM大于開(kāi)關(guān)2所設(shè)定的憶阻器的上限飽和度R2時(shí)其輸出為0,否則為1;而當(dāng)xM小于開(kāi)關(guān)1所設(shè)定的憶阻器的下限飽和度R1時(shí)其輸出為0,否則為1.這樣不僅實(shí)現(xiàn)了單位階躍函數(shù)在等式中起到的作用,而且還正確地反映了憶阻器的等效憶導(dǎo)值與歷史狀態(tài)有關(guān)的特性,即表現(xiàn)出記憶元件具有的獨(dú)特記憶特性,是該模型能夠正確表征憶阻器性能的關(guān)鍵所在.

圖5 憶阻器的Simulink模型及其驗(yàn)證電路Fig.5.Simulink model of the memristor and its veri fication circuit.

采用圖5的實(shí)驗(yàn)電路驗(yàn)證上述模型的有效性,實(shí)驗(yàn)中所采用的具體參數(shù)如下:VT=0.5 V,α=500 ?/(V·s),β=2α=1000 ?/(V·s),R1=20 ?,R2=500 ?.信號(hào)發(fā)生器作為憶阻器等效電路的輸入信號(hào)給定的參數(shù)為vM(t)=v0sin(2πωt),圖5中示波器1顯示的是憶阻器輸入電壓vM與流經(jīng)其電流iM之間的關(guān)系,示波器2用于顯示輸入電壓vM與等效憶導(dǎo)值WM間的變化關(guān)系.下面將根據(jù)給定輸入信號(hào)的不同情況,討論輸入信號(hào)幅值、頻率和波形對(duì)憶阻器特性的影響.

3.2 不同輸入信號(hào)對(duì)憶阻器特性的影響

3.2.1 正弦輸入信號(hào)的幅值變化對(duì)憶阻器特性的影響

當(dāng)給定正弦輸入信號(hào)頻率f為0.5 Hz,幅值v0分別為0.5,0.8,1.0 V時(shí),可得到該憶阻器模型的電壓-電流曲線如圖6所示,結(jié)果顯示,隨著輸入信號(hào)幅值的增大,其電壓-電流滯回曲線的輪廓也隨之增大.

圖6 輸入正弦信號(hào)幅值的變化對(duì)憶阻器電壓-電流特性的影響 (a)v0=0.5 V;(b)v0=0.8 V;(c)v0=1.0 VFig.6.In fluence of the change of input sinusoidal signal’s amplitude on the voltage and current characteristics of the memristor:(a)v0=0.5 V;(b)v0=0.8 V;(c)v0=1.0 V.

3.2.2 正弦輸入信號(hào)的頻率變化對(duì)憶阻器特性的影響

現(xiàn)給定憶阻器的正弦輸入信號(hào)幅值v0=1.0 V時(shí),考察改變?cè)撔盘?hào)的頻率f分別為0.5,1,3 Hz時(shí)憶阻器的電壓-電流曲線.由圖7可知,隨著輸入信號(hào)頻率的不斷增加,電壓-電流滯回曲線越來(lái)越窄,當(dāng)頻率較大時(shí)該滯回曲線近似演變?yōu)橐粭l直線.

圖7 輸入信號(hào)頻率的變化對(duì)憶阻器電壓-電流特性的影響 (a)f=0.5 Hz;(b)f=1 Hz;(c)f=3 HzFig.7.In fluence of the change of input signal’s frequency on the voltage and current characteristics of the memristor:(a)f=0.5 Hz;(b)f=1 Hz;(c)f=3 Hz.

3.2.3 不同種類輸入信號(hào)下憶阻器的電路特性

圖8(a)—(c)所示分別為憶阻器等效模型在幅值v0=1 V,頻率f=0.5 Hz的正弦波、方波和三角波為激勵(lì)信號(hào)時(shí)對(duì)應(yīng)的電壓-電流特性曲線,圖8(d)—(f)分別為各激勵(lì)下對(duì)應(yīng)的電壓-憶導(dǎo)曲線.由圖8的結(jié)果可以得出,任意過(guò)零的周期波作為激勵(lì)時(shí),該憶阻器模型的電壓-電流關(guān)系均表現(xiàn)為經(jīng)過(guò)原點(diǎn)的滯回曲線特性.

圖8 不同種類輸入信號(hào)下憶阻器的電路特性 (a)—(c)和(d)—(f)分別為正弦波、方波和三角波激勵(lì)下的vM-iM和vM-GM特性曲線Fig.8.Circuit characteristics of memristor under different kinds of input signals:(a)–(c)and(d)–(f)The vM-iMand vM-GM relations under sinusoid,square and triangle waves.

4 憶容器的Simulink模型建立

4.1 憶容器的Simulink模型設(shè)計(jì)

根據(jù)n階電壓控制憶容系統(tǒng)的通用數(shù)學(xué)定義(13)式,令CM(xC,vC,t)=xC,同時(shí)給定C=f(xC,vC,t)為

函數(shù)(圖9(a))時(shí),通過(guò)如圖9(b)中內(nèi)嵌的電路對(duì)該模型進(jìn)行仿真驗(yàn)證,得到該憶容器在該正弦電壓作用下,其兩端電壓和流經(jīng)憶容器的電荷量呈現(xiàn)出如圖9(b)所示的滯后環(huán)特性,根據(jù)憶容器特性的判定原則可知該數(shù)學(xué)模型符合憶容器的定義.這里,C1和C2分別代表憶容器的下限飽和度和上限飽和度;α′,β′和是常數(shù).

基于(13)和(18)式以及上述指定關(guān)系,可建立如圖10所示的憶容器Simulink等效模型.模型中的θ函數(shù)采用了與憶阻器等效模型中相同的功能設(shè)計(jì)模塊,目的在于實(shí)現(xiàn)憶容器作為記憶元件的獨(dú)特的記憶特性,體現(xiàn)憶容器的等效憶容值與歷史狀態(tài)變量以及系統(tǒng)內(nèi)部構(gòu)成變量間的關(guān)系.圖10中的仿真參數(shù)分別為β′=2α′=100 μF/(V·s),開(kāi)關(guān)1 和開(kāi)關(guān)2分別設(shè)定為1μF和20μF,積分器的初值為1μF,接下來(lái)進(jìn)行Simulink仿真以驗(yàn)證該模型的有效性.

圖9 (a)憶容器的f函數(shù)與輸入電壓間的關(guān)系以及(b)基于f函數(shù)的憶容器數(shù)學(xué)模型的驗(yàn)證Fig.9.(a)Curve of vC-f and(b)the veri fication of memcapacitor mathematical model based on f function.

圖10 憶容器的Simulink模型及其驗(yàn)證電路Fig.10.Simulink model of the memcapacitor and its veri fication circuit.

4.2 不同輸入信號(hào)對(duì)憶容器特性的影響

采用圖10中所示的驗(yàn)證電路對(duì)該電壓控制型憶容器進(jìn)行特性驗(yàn)證,基于憶容器表示的滯后環(huán)為其兩端電壓與流經(jīng)憶容器電荷間的關(guān)系,本文采用的輸入正弦電壓為vC(t)=v0sin(2πωt),這樣,根據(jù)(13)式即可通過(guò)中間變量xL,即系統(tǒng)等效的憶導(dǎo)值CM,計(jì)算得到電路中的電荷變量qC,從而繪制出憶容器的滯回特性曲線.

4.2.1 正弦輸入信號(hào)的幅值變化對(duì)憶容器特性的影響

在仿真實(shí)驗(yàn)中,取輸入正弦信號(hào)的幅值分別為0.8,1.0和1.2 V,并令t=0時(shí),C=1μF,可得到憶容器在相應(yīng)各幅值下的電壓-電荷曲線如圖11所示.可以從圖11看出,隨著幅值的增大,憶容器的電壓-電荷滯回曲線的邊界增大.

4.2.2 正弦輸入信號(hào)的頻率變化對(duì)憶容器特性的影響

與憶阻器的特性相類似,當(dāng)給定憶容器兩端電壓vC(t)=v0sin(2πωt)的頻率分別為0.2,2和10 Hz,考查幅值v0=1.0 V前提下的電壓-電荷曲線如圖12所示.由圖12結(jié)果可知,隨著輸入信號(hào)頻率的增加,其電壓-電荷緊致滯后曲線會(huì)越來(lái)越窄,直到接近于一條直線,即表明了憶容器在輸入信號(hào)頻率接近無(wú)窮大時(shí)表現(xiàn)為一個(gè)線性電容,在低頻率輸入信號(hào)作用下,其顯現(xiàn)為一個(gè)非線性的電容.

圖11 正弦輸入信號(hào)的幅值變化對(duì)憶容器特性的影響 (a)—(c)對(duì)應(yīng)的輸入信號(hào)幅值分別為0.8,1.0和1.2 VFig.11.In fluence of the change of input sinusoidal signal’s amplitude on the characteristics of the memcapacitor:(a)–(c)The characteristics under 0.8,1.0 and 1.2 V respectively.

圖12 正弦輸入信號(hào)的頻率變化對(duì)憶容器特性的影響 (a)—(c)對(duì)應(yīng)的輸入信號(hào)頻率分別為0.2,2和10 HzFig.12.In fluence of frequency variation of sinusoidal input signal on the characteristics of memcapacitor:(a)–(c)The characteristics under 0.2,2 and 10 Hz respectively.

4.2.3 不同種類輸入信號(hào)下憶容器的電路特性

圖13為給定憶容器輸入電壓分別為幅度v0=1 V,頻率為2 Hz的正弦波、方波和三角波時(shí)所得到電壓-電荷以及電壓-憶容曲線.其中,圖13(a)—(c)分別對(duì)應(yīng)不同輸入波形下的電壓-電荷曲線,圖13(d)—(f)分別各波形對(duì)應(yīng)的電壓-憶容曲線.

圖13 不同種類輸入信號(hào)下憶容器的電路特性 (a)—(c)和(d)—(f)分別為正弦波、方波和三角波激勵(lì)下的vC-qC和vC-CM特性曲線Fig.13.Circuit characteristics of memcapacitor under different kinds of input signals:(a)–(c)and(d)–(f)The vC-qCand vC-CMrelations under sinusoid,square and triangle waves.

5 憶感器的Simulink模型建立

5.1 憶感器的Simulink模型設(shè)計(jì)

文獻(xiàn)[3]雖然給出了n階磁通控制型憶感系統(tǒng)的定義如(19)式所示,但并沒(méi)有給出具體表征憶感器的具體數(shù)學(xué)模型,本文中遵循以上兩類記憶器件等效數(shù)學(xué)模型的建立方式,首次給出了基于憶感器通用數(shù)學(xué)定義的憶感器的數(shù)學(xué)模型.

首先,令同時(shí)給定狀態(tài)變量xL與輸入磁通信號(hào)之間的關(guān)系如下:

其中,L1和L2分別代表憶感器的下限飽和度和上限飽和度;α′′,β′′和φT均是常數(shù).由于憶感器與憶阻器和憶容器類似,它的等效電感值與狀態(tài)變量以及歷史狀態(tài)有關(guān),因此,(19)式中也應(yīng)包含θ函數(shù),用以實(shí)現(xiàn)并體現(xiàn)其獨(dú)有的記憶特性.應(yīng)用圖14(b)中的內(nèi)嵌電路,現(xiàn)對(duì)該憶感器等效模型進(jìn)行仿真驗(yàn)證,仿真中采用正弦磁通信號(hào)作為該等效電路的輸入,考查流經(jīng)其電流與輸入磁通信號(hào)的關(guān)系曲線,得到了如圖14(b)所示的磁通-電流滯回曲線,依據(jù)憶感器特性的判定規(guī)則,可得出該數(shù)學(xué)模型符合憶感器的定義及基本電路特性,其中,圖14(a)所示為f函數(shù)所表示的狀態(tài)變量對(duì)時(shí)間的導(dǎo)數(shù)與其內(nèi)部磁通間的關(guān)系.

圖14 (a)憶感器的f函數(shù)與輸入磁通間的關(guān)系以及(b)基于f函數(shù)的憶感器數(shù)學(xué)模型的驗(yàn)證Fig.14.(a)Curve of φL-f and(b)the veri fication of meminductor mathematical model based on f function.

圖15 憶感器的Simulink模型及其驗(yàn)證電路Fig.15.Simulink model of a meminductor and its veri fication circuit.

基于以上關(guān)系,本文建立了通用憶感器的Simulink模型,如圖15所示.為測(cè)試該模型的有效性,依據(jù)憶感器的本構(gòu)關(guān)系,需要以磁通作為憶感器的輸入信號(hào),驗(yàn)證周期過(guò)零磁通經(jīng)過(guò)憶感器時(shí),其電流與磁通間的關(guān)系是否表現(xiàn)為過(guò)零的i-φ滯回曲線特性.為此,這里將信號(hào)發(fā)生器的輸出設(shè)置為vL(t)=v0cos(2πωt),以使得信號(hào)發(fā)生器后面連接的一個(gè)增益和積分器輸出滿足測(cè)試憶感器特性的磁通輸入信號(hào)φL(t)=v0sin(2πωt),即一個(gè)周期的交變信號(hào).仿真參數(shù)具體如下:φT=0.5 Wb,α′′=5 H/(V·s),β′′=2α′′,L1=10 H,L2=100 H,這樣,在積分器2的輸出端得到的即為系統(tǒng)狀態(tài)變量的等效值xL,為得到系統(tǒng)的等效電流iL,需要對(duì)xL取倒數(shù),以得到的等效值,再通過(guò)乘法器4實(shí)現(xiàn)這樣就得到了憶感器的等效電流iL,將其與憶感器輸入磁通量分別輸入至示波器1,即可得到憶感器的兩個(gè)構(gòu)成變量間的變化關(guān)系,從而實(shí)驗(yàn)對(duì)該模型有效性的驗(yàn)證.

5.2 不同輸入信號(hào)對(duì)憶感器特性的影響

5.2.1 輸入信號(hào)幅值對(duì)憶感器特性的影響

當(dāng)給定憶感器輸入電壓vL(t)=v0cos(2πωt)時(shí),給定γ=2πω=0.4π,即f=0.2 Hz時(shí),等同于給定憶感器的磁通輸入信號(hào)為φL(t)=v0sin(2πωt),設(shè)定初始值t=0時(shí),L=80 H,可在圖15示波器1上得到v0分別取為0.8,1.0和1.2 V時(shí)的磁通-電流曲線,如圖16(a)—(c)所示.可以看出,隨著輸入信號(hào)幅值的增大,磁通-電流的滯回曲線的變化幅度也隨之增大.

圖16 輸入信號(hào)幅值對(duì)憶感器特性的影響 (a)v0=0.8 V;(b)v0=1.0 V;(c)v0=1.2 VFig.16.In fluence of the input signal amplitude on the meminductor characteristic:(a)v0=0.8 V;(b)v0=1.0 V;(c)v0=1.2 V.

圖17 輸入信號(hào)頻率對(duì)憶感器特性的影響 (a)f=0.2 Hz;(b)f=0.5 Hz;(c)f=1 HzFig.17.In fluence of the input signal frequencies on the meminductor characteristic:(a)f=0.2 Hz;(b)f=0.5 Hz;(c)f=1 Hz.

5.2.2 輸入頻率對(duì)憶感器特性的影響

給定憶感器輸入電壓vL(t)=v0cos(2πωt),令v0=1.0 V,分別將給定γ=2πω設(shè)定為給定0.4π,π和2π,即可得f分別為0.2,0.5和1 Hz的輸入磁通輸入信號(hào)為φL(t)=v0sin(2πωt),初始狀態(tài)設(shè)定為t=0時(shí),L=10 H,可在圖15示波器1上得到f分別取為0.2,0.5和1 Hz時(shí)的磁通-電流曲線,如圖17(a),(b),(c)所示.可以看出,隨著輸入信號(hào)頻率的增大,磁通-電流的滯回曲線變得越來(lái)越窄,直到一條斜線.

以上兩組實(shí)驗(yàn)結(jié)果表明,該模型符合憶感器的定義,且完全滿足憶感器的電路特性,證實(shí)了該模型的有效性.

6 結(jié) 論

本文介紹了憶阻器、憶感器和憶容器的通用數(shù)學(xué)模型,并在此基礎(chǔ)上,對(duì)三者的Simulink仿真模型進(jìn)行了精確的搭建.模型中首次引入兩個(gè)開(kāi)關(guān)比較模塊用以實(shí)現(xiàn)階躍函數(shù),并借助于此功能模塊正確地使三種記憶元件的Simulink模型能夠真實(shí)反映記憶元件等效值與各自內(nèi)部變量的歷史狀態(tài)有關(guān)的特性,即表現(xiàn)出記憶元件具有的獨(dú)特記憶特性.通過(guò)對(duì)模型進(jìn)行了不同參數(shù)和不同激勵(lì)的仿真,得到了三種記憶元件獨(dú)有的電路特性,驗(yàn)證了模型的有效性和可實(shí)用性,為今后基于憶阻器、憶容器和憶感器Simulink的仿真研究和應(yīng)用研究奠定基礎(chǔ).

參考文獻(xiàn)

[1]Chua L O 1971IEEE Trans.Circuit Theory18 507

[2]Chua L O 2008Memristor and Memristive System SymposiumBerkeley,USA,November 21,2008

[3]Di Ventra M,Pershin Y V,Chua L O 2009Proc.IEEE97 1717

[4]Strukov D B,Snider G S,Stewart D R,Williams R S 2008Nature453 80

[5]Faruque K A,Biswas B R,Rashid A B 2017Circuits Syst.Signal Process.36 1

[6]Ali M S,Saravanan S 2017Chin.J.Phys.55 1953

[7]Di Marco M,Forti M,Pancioni L 2017IEEE Trans.Cybernetics47 2970

[8]Wang X Y,Iu H H C,Wang G Y,Liu W 2016Circuits Syst.Signal Process.35 4129

[9]Njitacke Z T,Kengne J,Fotsin H B,Negou A N,Tchiotsop D 2016Chaos Solitons Fractals91 180

[10]Pershin Y V,Di Ventra M 2010IEEE Trans.Circuits Syst.I57 1857

[11]Biolek D,Biolek Z,Biolkova V 2011Radioengineering20 228

[12]Sah M P,Budhathoki R K,Yang C,Kim H 2014J.Semiconductor Technol.Sci.14 750

[13]Biolek D,Biolek Z,Biolkova V 2009European Conference on Circuit Theory and DesignAntalya,Turkey,August 23–27,2009 p249

[14]Biolek D,Biolek Z,Biolkova V 2010Electron.Lett.46 520

[15]Biolek D,Biolek Z,Biolkova V 2011Analog Integeated Circuit Signal Process.66 129

[16]Wang X Y,Fitch A L,Iu H H C,Sreeram V,Qi W G 2012Chin.Phys.B21 108501

[17]Yu D S,Zhou Z,Iu H H C,Fernando T,Hu Y H 2017IEEE Trans.Circuits Syst.II63 1101

[18]Sah M P,Budhathoki R K,Yang C,Kim H 2014Circuits Systems Signal Process.33 2363

[19]Wang X Y,Fitch A L,Iu H H C,Qi W G 2012Phys.Lett.A376 394

[20]Liang Y,Yu D S,Chen H 2013Acta Phys.Sin.62 158501(in Chinese)[梁燕,于東升,陳昊 2013物理學(xué)報(bào)62 158501]

[21]Hu B L,Wang L D,Huang Y W,Hu X F,Zhang Y Y,Duan S K 2011J.Southwest Univ.33 50(in Chinese)[胡柏林,王麗丹,黃藝文,胡小方,張宇陽(yáng),段書(shū)凱2011西南大學(xué)學(xué)報(bào)33 50]

[22]Song W P,Ding S C,Ning A P 2014J.Taiyuan Univ.Sci.Technol.35 23(in Chinese)[宋衛(wèi)平,丁山傳,寧愛(ài)平2014太原科技大學(xué)學(xué)報(bào)35 23]

[23]Duan F T,Cui B T 2015Res.Prog.Solid State Electron.3 231(in Chinese)[段飛騰,崔寶同 2015固體電子學(xué)研究與進(jìn)展3 231]

[24]He P F,Wang L D,Duan S K,Li C D 2011J.Univ.Electron.Sci.Technol.China40 648(in Chinese)[何朋飛,王麗丹,段書(shū)凱,李傳東2011電子科技大學(xué)學(xué)報(bào) 40 648]

[25]Zhang J C,Li C D,Li C B 2012Res.Prog.Solid State Electron.32 239(in Chinese)[張金鋮,李傳東,李超輩2012固體電子學(xué)研究與進(jìn)展32 239]

[26]Ventra M D,Pershin Y V,Chua L O 2009Proc.IEEE97 1371