聶紅玲
(安徽省經(jīng)濟(jì)和信息化委員會(huì), 安徽 合肥 233000)
Multisim是一款專門(mén)用于電子線路仿真的軟件,如何在正弦波振蕩器設(shè)計(jì)中適量使用Multisim軟件來(lái)降低開(kāi)發(fā)難度、縮短開(kāi)發(fā)時(shí)間、提高開(kāi)發(fā)效率值得思考。本文以正弦波性能測(cè)試為例,分析如何將Multisim融入正弦波振蕩器的設(shè)計(jì)開(kāi)發(fā)中。
如圖1所示,反饋型振蕩器是由放大電路和反饋電路組成的一個(gè)閉環(huán),放大電路通常是以某種選頻網(wǎng)絡(luò)(如諧振回路)作為其負(fù)載,反饋型振蕩器是一個(gè)調(diào)諧放大電路。
要想產(chǎn)生自激振蕩,必須引入正反饋,即反饋到輸入端的信號(hào)相位應(yīng)與放大器輸入端的信號(hào)相位相同。定義A(S)為開(kāi)環(huán)放大器的電壓放大倍數(shù):
圖1 反饋振蕩器方框圖
F(S)為反饋網(wǎng)絡(luò)的電壓反饋系數(shù):
Af(S)為閉環(huán)電壓放大倍數(shù):
在起振時(shí),因?yàn)榧?lì)信號(hào)弱,所以輸出電壓的振幅Uo較小。此后,經(jīng)過(guò)不斷放大與反饋循環(huán),輸出幅度Uo開(kāi)始逐漸增大,為了維持這一過(guò)程使輸出振幅不斷增加,應(yīng)使反饋回來(lái)的信號(hào)比輸入到放大器的信號(hào)大,即振蕩開(kāi)始時(shí)應(yīng)為增幅振蕩,即:
因此,起振的振幅條件是:
起振的相位條件是:
要使振蕩器起振必須同時(shí)滿足起振的振幅條件和相位條件。其中起振的相位條件即為正反饋條件。
電容三點(diǎn)式振蕩電路由放大電路、反饋電路和選頻網(wǎng)絡(luò)組成,如圖2所示。由2N2923三極管構(gòu)成放大電路,將反饋信號(hào)放大;反饋網(wǎng)絡(luò)起正反饋,將反饋信號(hào)疊加到放大電路輸入端,進(jìn)一步放大;選頻網(wǎng)絡(luò)在復(fù)雜的頻譜中選取與自身諧振頻率相同的頻率將其反饋,所以此信號(hào)得以持續(xù)放大,最終由輸出端輸出。
圖2 振蕩電路
電容反饋三點(diǎn)式原理電路如圖3所示,L,C4和C5組成振蕩器回路,作為晶體管放大器的負(fù)載阻抗;而反饋信號(hào)則從反饋元件C5兩端取得,然后再反饋到放大器的輸入端。
圖3 電容三點(diǎn)式振蕩器
合理設(shè)置振蕩器的靜態(tài)工作點(diǎn),是振蕩器的起振的前提條件,也是振蕩器是否能夠穩(wěn)定工作、輸出波形質(zhì)量好壞的重要保證。一般情況下,小功率振蕩電路的靜態(tài)工作點(diǎn)大都選在靠近截止區(qū)的地方。根據(jù)以上的基本原則,一般小功率振蕩電路的集電極電流ICQ大約選取在0.8-4mA之間,因此,本設(shè)計(jì)電路中選取
由圖2可知,為滿足了相位平衡條件,發(fā)射極與兩個(gè)同性質(zhì)電抗相連,而集電極與基極間連接一個(gè)異性質(zhì)電抗。技術(shù)指標(biāo)給出f0=9MHz,令L=4μH,電路的振蕩頻率公式f0為:
圖3中的C4與C5分別為公式中的C1和C2,通過(guò)計(jì)算可得出總電容C
令C1=150pF,則通過(guò)公式C=C2C1/(C0+C1)可以計(jì)算出C2≈150pF
由以上數(shù)值可以計(jì)算出電路的理論計(jì)算振蕩器的頻率為
運(yùn)用Multisim軟件,在電子平臺(tái)上組建仿真電路,連接如圖4所示仿真電路。
圖4 仿真電路
1.點(diǎn)擊電源開(kāi)關(guān)電路開(kāi)始進(jìn)行仿真,雙擊示波器,顯示出如圖5所示震蕩波形。由波形可知振幅有效值大于5V。
圖5 振蕩波形
2.雙擊頻率計(jì),顯示如圖6所示的頻率仿真值
圖6 頻率仿真值
電路的理論計(jì)算振蕩器的頻率為計(jì)算得出
而仿真的實(shí)際頻率值f0=8.997MHz
由圖6與理論值對(duì)比可知,仿真實(shí)驗(yàn)值和理論值間存在一定誤差,這可能是由于計(jì)算過(guò)程中的計(jì)算誤差和實(shí)驗(yàn)仿真過(guò)程中的仿真誤差造成的,對(duì)此我們可以提高計(jì)算和仿真精度,在滿足工程要求上盡量提高精度。
通過(guò)以上仿真發(fā)現(xiàn),在正弦波振蕩器設(shè)計(jì)中,采用Multisim對(duì)電路進(jìn)行仿真性能測(cè)試,可以讓開(kāi)發(fā)者清晰直觀的得出實(shí)驗(yàn)結(jié)果,為設(shè)計(jì)周期縮短和效率的提高解決提供一種解決辦法。
參考文獻(xiàn):
[1]謝自美.電子線路設(shè)計(jì)、實(shí)驗(yàn)與測(cè)試[M].武漢:華中科技大學(xué)出版社,2005.
[2]吳慎山.電子線路設(shè)計(jì)與實(shí)踐[M].北京:電子工業(yè)出版社,2005.
[3]于洪珍.通信電子電路[M].北京:清華大學(xué)出版,2005.
安徽電子信息職業(yè)技術(shù)學(xué)院學(xué)報(bào)2018年2期