高速數(shù)字電路設(shè)計(jì)中信號(hào)完整性分析與思考

張紹華，周 強(qiáng)

（中國(guó)兵器裝備集團(tuán)成都火控技術(shù)中心，成都 611731）

1 信號(hào)完整性的相關(guān)因素

與信號(hào)完整性有關(guān)的因素，主要包括反射、串?dāng)_、噪聲三種[1]。以噪聲為例，當(dāng)邏輯器件內(nèi)部與PCB板中的數(shù)字信號(hào)同時(shí)發(fā)生跳變時(shí)，瞬態(tài)電流將會(huì)隨之產(chǎn)生。此時(shí)，如元件周圍存在其他導(dǎo)體，此導(dǎo)體電容與電感之間的耦合，必然會(huì)受到影響，致使噪聲產(chǎn)生。由上述原因所導(dǎo)致的噪聲，被稱為“同步開關(guān)噪聲”。噪聲出現(xiàn)時(shí)，如電路處于交流狀態(tài)，則噪聲的強(qiáng)度，一般取決于電路的I/O特性及布線方式?？梢?，根源上講，電路的設(shè)計(jì)水平，屬于影響噪聲強(qiáng)度以及信號(hào)完整性的主要因素。對(duì)高速數(shù)字電路進(jìn)行優(yōu)化設(shè)計(jì)，對(duì)于信號(hào)完整性的提高，具有重要意義。

2 高速數(shù)字電路設(shè)計(jì)中提高信號(hào)完整性的途徑

2.1 設(shè)計(jì)方案

2.1.1 反射控制方案

針對(duì)不同器件，設(shè)計(jì)不同的端接模式，是消除或減少反射的主要途徑。實(shí)踐中常用的端接方案，主要包括串行端接與并行端接兩種。根據(jù)阻抗匹配以及端接方案的不同，邏輯器件的信號(hào)完整性同樣有所不同。

以CMOS工藝的驅(qū)動(dòng)源為例，與其他器件相比，該器件的阻抗值，具有穩(wěn)定性強(qiáng)的優(yōu)勢(shì)。因此，采用串行端接的方式對(duì)信號(hào)加以控制，即可取得良好的效果。與之相比，TTL工藝驅(qū)動(dòng)源，阻抗值的穩(wěn)定性則較差。此時(shí)，建議采用并行端接中的戴維寧端接模式連接，以使反射得以減小，使信號(hào)的完整性得以提升。確定端接的過程中，還需注意合理選擇網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，以獲得最佳的端接效果。

2.1.2 串?dāng)_控制方案

串?dāng)_具有互相抵消的特征，且其數(shù)值與線間距離的大小負(fù)相關(guān)。如干擾源信號(hào)增加，則串?dāng)_的強(qiáng)度同樣會(huì)有所提升?？紤]上述特征，有關(guān)人員可采用以下方法將串?dāng)_消除：

（1）增加線距：有關(guān)人員可考慮采用jog式走線方式進(jìn)行布線，以使線距得以延長(zhǎng)，最大程度的將串?dāng)_消除。

（2）端接匹配的數(shù)量，與串?dāng)_的強(qiáng)度通常呈負(fù)相關(guān)。有關(guān)人員可適當(dāng)增加端接數(shù)量，達(dá)到控制串?dāng)_的目的。需注意的是，端接數(shù)量的增加，對(duì)高速信號(hào)線性能的要求較高。如信號(hào)線無法滿足條件，則不建議采用上述措施控制串?dāng)_。

（3）如高速數(shù)字電路的布線空間無限制，工作人員還可通過對(duì)線與線之間串?dāng)_強(qiáng)度的評(píng)估，找出干擾最強(qiáng)的區(qū)域。在此基礎(chǔ)上，取一條地線，將其布置在區(qū)域中，使串?dāng)_問題得到解決。

2.1.3 噪聲控制方案

地彈效應(yīng)，是導(dǎo)致噪聲產(chǎn)生的主要原因。為減小噪聲，提高高速數(shù)字電路信號(hào)的完整性，可采用以下方法對(duì)地彈問題加以控制：（1）工作人員可適當(dāng)增加Vcc之間的去耦電容數(shù)量，使噪聲得以減少。去耦技術(shù)，屬于電路設(shè)計(jì)中的主要技術(shù)之一。當(dāng)COMS信號(hào)出現(xiàn)“0”、“1”變換時(shí)，△1噪聲電流必然產(chǎn)生。將去耦技術(shù)應(yīng)用到電路設(shè)計(jì)中后，邏輯器件運(yùn)行的穩(wěn)定性將明顯提升，COMS信號(hào)出現(xiàn)“0”、“1”變換現(xiàn)象的幾率，同樣會(huì)有所降低，信號(hào)的穩(wěn)定性隨之提升。（2）適當(dāng)降低器件的輸出負(fù)載，同樣能夠達(dá)到減少噪聲的目的。工作人員可直接撤銷一部分負(fù)載，或采用驅(qū)動(dòng)器將負(fù)載隔離，使高速數(shù)字電路信號(hào)的穩(wěn)定性得以提升。

2.2 仿真分析

2.2.1 仿真模型

為判斷本課題所提出的措施，能否達(dá)到提高高速數(shù)字電路信號(hào)穩(wěn)定性的目的，實(shí)驗(yàn)人員通過建立仿真模型的方式，對(duì)電路的信號(hào)進(jìn)行了檢測(cè)：

（1）模型類型：Simulation Program with IC Emphasis模型。

（2）仿真軟件：Siwave軟件。

（3）仿真參數(shù)：傳輸線：Stacup。線寬設(shè)置：10mils，線長(zhǎng)設(shè)置：3inch，電常數(shù)：4.5、信號(hào)頻率：66MHz、電阻參數(shù)共三種，分別為0Ω、47Ω及120Ω。

（4）仿真方法：將上述參數(shù)輸入至Siwave軟件當(dāng)中，采用Simulation Program with IC Emphasis模型，運(yùn)行上述參數(shù)，對(duì)運(yùn)行結(jié)果中的“信號(hào)完整性”進(jìn)行觀察，以判斷反射、串?dāng)_以及噪聲控制措施的實(shí)施，是否能夠提高信號(hào)的完整性。

2.2.2 仿真結(jié)果

通過對(duì)各項(xiàng)方案的實(shí)施對(duì)高速數(shù)字電路信號(hào)完整性的影響的觀察發(fā)現(xiàn)，各方案均能夠達(dá)到提高信號(hào)完整性的目的。以串?dāng)_為例，仿真所得到的數(shù)據(jù)如下：（1）在其他條件不變的情況下，將兩條走線的長(zhǎng)度，由7cm減少到2cm后，串?dāng)_強(qiáng)度顯著降低，信號(hào)的完整性明顯提升。（2）在其他條件不變的情況下，將地線加入到兩條串?dāng)_最為嚴(yán)重的走線之間后，串?dāng)_強(qiáng)度顯著降低，信號(hào)的完整性同樣有所提升。上述測(cè)試結(jié)果表明，采用減小走線長(zhǎng)度或在走線之間接地線的方式控制串?dāng)_，效果較好，對(duì)信號(hào)完整性的提升，具有積極作用。

3 結(jié)束語

綜上所述，經(jīng)研究發(fā)現(xiàn)，設(shè)計(jì)不同的端接模式，能夠有效減輕反射。增加線距、增加端接匹配的數(shù)量，可達(dá)到減輕串?dāng)_的目的。增加Vcc之間的去耦電容數(shù)量，則能夠使噪聲強(qiáng)度得以降低。有關(guān)領(lǐng)域可將上述技術(shù)措施，應(yīng)用到高速數(shù)字電路的設(shè)計(jì)過程，對(duì)反射、串?dāng)_以及噪聲問題加以控制，最終使電路信號(hào)的完整性得以提升。

[1] 李俊杰，曹旭東，梁華慶.嵌入式應(yīng)用系統(tǒng)中高速PCB設(shè)計(jì)技術(shù)的研究及實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2016，24（06）：268-270+277.