發(fā)展異質(zhì)集成電路，提升射頻電子技術(shù)

毛軍發(fā)

（上海交通大學(xué)，上海 200240）

射頻電子技術(shù)是無線通信、物聯(lián)網(wǎng)、雷達(dá)導(dǎo)航等應(yīng)用領(lǐng)域的核心技術(shù)。以III-V族為代表的化合物半導(dǎo)體電路由于優(yōu)異的材料與器件高頻性能，很適合射頻應(yīng)用，但其集成度和復(fù)雜功能等性能不足，成本高。硅基工藝電路雖然集成度大、成本低，但噪聲、功率、動態(tài)范圍等性能不足，并且摩爾定律已面臨極限。

射頻異質(zhì)集成電路可將GaAs、InP等化合物半導(dǎo)體材料的高性能射頻元器件、芯片與硅基低成本、高集成度、高復(fù)雜度的數(shù)字和模擬混合電路模塊，通過異質(zhì)生長或鍵合等方式集成為一個(gè)完整的2～3維集成電路，充分發(fā)揮了各種材料、器件與結(jié)構(gòu)的優(yōu)勢。

射頻異質(zhì)集成電路是當(dāng)前射頻電子技術(shù)的主流發(fā)展方向之一，美國、歐洲、日本等都非常重視，近10年投入大量物力、人力進(jìn)行研發(fā)，如美國DARPA設(shè)立了硅基化合物半導(dǎo)體材料（COSMOS）和多樣化可用異質(zhì)集成（DAHI）2個(gè)計(jì)劃。

1 目前主流的異質(zhì)集成技術(shù)

1）單片異質(zhì)外延生長技術(shù)。包括一個(gè)埋入的III-V族化合物構(gòu)成的模板層，在其上外延生長高質(zhì)量的III-V族器件。模板層兼容標(biāo)準(zhǔn)的硅基互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝，但后續(xù)III-V族器件的制備與標(biāo)準(zhǔn)CMOS工藝不兼容，需要額外工藝配合。

2）外延層轉(zhuǎn)移技術(shù)。一種典型工藝步驟為，InP晶圓上先外延生長InP雙異質(zhì)結(jié)晶體管（DHBT）外延層，隨后通過載片將刻蝕掉InP襯底的外延層轉(zhuǎn)移鍵合到帶有粘合層的Si襯底上，制作出InP器件及其與CMOS器件之間的金屬互連。

3）小芯片微米級組裝技術(shù)。先在標(biāo)準(zhǔn)CMOS和CS等工藝規(guī)范下設(shè)計(jì)實(shí)現(xiàn)具有部分結(jié)構(gòu)和功能的電路單元，采用后道工藝在CMOS和CS襯底表面制作出部分金屬互連結(jié)構(gòu)；再將減薄且分離的CS小芯片固定在一個(gè)載片上；最后通過低溫?zé)釅旱姆椒▽⑿⌒酒I合到CMOS晶圓上。

近年來，中國電子科技集團(tuán)公司第十三研究所與第五十五研究所、中國科學(xué)院電子學(xué)研究所、上海交通大學(xué)、中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所等單位先后開啟了異質(zhì)集成電路技術(shù)的研究工作，并取得了初步成果。

2 射頻異質(zhì)集成電路存在的關(guān)鍵科技問題

1）多物理機(jī)理與性能耦合分析。射頻異質(zhì)集成電路各種半導(dǎo)體器件應(yīng)滿足Boltzmann方程或漂移擴(kuò)散方程，高頻段電路則在2～3維的復(fù)雜激勵(lì)和邊界條件下求解Maxwell方程組，高密度集成的熱效應(yīng)必須求解熱擴(kuò)散方程，不同材料間不均勻的溫度分布和熱膨脹程度還可能引發(fā)熱應(yīng)力失效問題而需要求解熱應(yīng)力方程。上述多種物理效應(yīng)相互耦合，必須同時(shí)分析電-熱-應(yīng)力耦合的多物理特性。

2）協(xié)同與融合設(shè)計(jì)。若要充分利用CMOS、III-V族、微機(jī)電系統(tǒng)（MEMS）和集成無源器件（IPD）與電路各自優(yōu)勢，融合設(shè)計(jì)出傳統(tǒng)方式無法實(shí)現(xiàn)的高性能或新功能集成電路，需要打破許多傳統(tǒng)設(shè)計(jì)方法的框架和定式，在異質(zhì)融合程度與互連性能之間尋找平衡點(diǎn)?；ミB與襯底高頻電磁效應(yīng)引起的信號完整性問題、由CMOS器件電源/地開關(guān)噪聲引起的電源完整性問題、器件間的電磁兼容和電磁干擾問題非常嚴(yán)重，在設(shè)計(jì)中必須協(xié)同考慮。多功能協(xié)同設(shè)計(jì)已成為當(dāng)前微波射頻電路與系統(tǒng)設(shè)計(jì)的重要發(fā)展方向之一。

3）工藝實(shí)現(xiàn)。以目前最有應(yīng)用潛力的小芯片組裝集成技術(shù)為例，各種器件、小芯片、晶圓和金屬互連結(jié)構(gòu)所能承受的工藝溫度和壓力各有差異，在借助于載片實(shí)現(xiàn)諸多小芯片一次鍵合的情況下只能按照最低工藝參數(shù)進(jìn)行，若要充分考慮工藝過程中可能積累的熱應(yīng)力和機(jī)械損傷，實(shí)現(xiàn)方式會受到很大限制，還存在異質(zhì)互連的低電阻、低熱阻特性和工藝可靠性、器件多樣性之間的矛盾。

4）測試驗(yàn)證。電路設(shè)計(jì)融合度與可測性之間的矛盾必須解決，目前提出了互連連通性和高頻性能測試、小芯片性能重測以及制造加工測試等方案，還要驗(yàn)證是否所有器件都已被正確連接，以及集成到復(fù)雜結(jié)構(gòu)中的射頻元器件是否正常工作。此外，還需要探索其中的邏輯學(xué)和數(shù)學(xué)物理原理，突破校準(zhǔn)和去嵌入、可測性設(shè)計(jì)以及計(jì)算機(jī)輔助測試等關(guān)鍵技術(shù)。

總之，射頻異質(zhì)集成電路技術(shù)可結(jié)合化合物半導(dǎo)體和硅集成電路的優(yōu)勢，但一些關(guān)鍵科技問題有待解決。中國應(yīng)抓住機(jī)遇，大力發(fā)展異質(zhì)集成電路，快速提升射頻電子技術(shù)。

——摘自《科技導(dǎo)報(bào)》2018年第21期