逐次逼近模數(shù)轉(zhuǎn)換器專利技術(shù)分析

荊蘇丹 吳朝燁

（國家知識產(chǎn)權(quán)局專利局專利審查協(xié)作河南中心，河南鄭州 450000）

逐次逼近模數(shù)轉(zhuǎn)換器專利技術(shù)分析

荊蘇丹 吳朝燁

（國家知識產(chǎn)權(quán)局專利局專利審查協(xié)作河南中心，河南鄭州 450000）

逐次逼近（SAR）模數(shù)轉(zhuǎn)換器（ADC）是采樣率低于5Msps的中等至高分辨率應(yīng)用的常見結(jié)構(gòu)，具有中等精度、低功耗、低成本的ADC，占據(jù)了廣闊的應(yīng)用市場。本文介紹逐次逼近ADC的基本概念，并結(jié)合現(xiàn)有的國內(nèi)外專利，分析當前逐次逼近模數(shù)轉(zhuǎn)換器的發(fā)展狀況及技術(shù)路線。

逐次逼近；模數(shù)轉(zhuǎn)換；ADC；比較器

1 逐次逼近ADC的基本概念

隨著信息技術(shù)的快速發(fā)展，A/D轉(zhuǎn)換器被越來越多地運用在通信領(lǐng)域及數(shù)字信號處理領(lǐng)域，并逐漸向低功耗、高速度和高精度方向發(fā)展前進。∑△A/D轉(zhuǎn)換器和Flash A/D轉(zhuǎn)換器，分別滿足高精度、高度兩個指標。逐次逼近模數(shù)轉(zhuǎn)換器（SAR ADC）具有低功耗、小尺度、中等精度等綜合優(yōu)勢，被廣泛地應(yīng)用在數(shù)據(jù)/信號采集器、工業(yè)控制、醫(yī)療儀器、筆輸入量化器等領(lǐng)域［1］。

逐次逼近模數(shù)轉(zhuǎn)換器也稱為二進制搜索A/D轉(zhuǎn)換器，其用一個D/A轉(zhuǎn)換器產(chǎn)生模擬信號來近似輸入信號。逐次逼近A/D轉(zhuǎn)換器包括1個采用保持電路、1個D/A轉(zhuǎn)換器和1個控制D/A轉(zhuǎn)換器的數(shù)字處理器及比較器，具體結(jié)構(gòu)如圖1所示。具體來說，一個SAR ADC完成一次轉(zhuǎn)換需要經(jīng)歷2個階段，第一個階段是采樣，一般需要第1個時鐘周期T，第2個階段是信號轉(zhuǎn)換，其中需要將采集到的模擬信號逐次轉(zhuǎn)換成數(shù)字信號。

圖1 逐次逼近模數(shù)轉(zhuǎn)換器結(jié)構(gòu)圖

2 逐次逼近ADC的發(fā)展狀況

逐次逼近模數(shù)轉(zhuǎn)換器（SAR ADC）的結(jié)構(gòu)最早是在1946年由貝爾實驗室的J.C.Schelleng提出的；而現(xiàn)在研究最多的電荷重分配則是由加州大學(xué)伯克利分校的J.Mc?Creary等在1970年提出的。雖然SAR ADC提出比較早，但發(fā)展卻比較慢。但是，當市場對較低功耗的模數(shù)轉(zhuǎn)換器需要越來越大的時候，逐次逼近模數(shù)轉(zhuǎn)換器才有了較大的改進和發(fā)展。

2.1 異步SAR ADC

在比較器中進行比較之后不等復(fù)位時鐘的到來，即刻進行DAC的電荷重分配，這樣的好處是能夠更好地優(yōu)化比較器所花費的時間。該異步SAR ADC，由于硬件成本較低，在2006年以后才有大規(guī)模的異步SAR ADC［2］。

2.2 流水式SAR ADC

這種SAR模數(shù)轉(zhuǎn)換器的好處在于兼顧高度和低功耗的優(yōu)點。該轉(zhuǎn)換器最早是在2002年被提出的。在2008年以后，開始有大規(guī)模的改進和發(fā)展。

2.3 多比特SAR ADC

這種SAR模數(shù)轉(zhuǎn)換器能夠量化2個及以上的比特數(shù)據(jù)，因此能夠成倍地加快量化速度。多比特SAR ADC開始于1990年，而在2008年以后才有了較大的改進。

2.4 低功耗SAR ADC

這種ADC的本身結(jié)構(gòu)決定了其低功耗的特性。該SAR ADC起源于1978年，同樣是在2008年以后在精度和功耗上有了較大改進。

3 逐次逼近ADC技術(shù)重要申請人的技術(shù)路線

由于松下電器產(chǎn)業(yè)株式會社在模數(shù)轉(zhuǎn)換器領(lǐng)域重要的生產(chǎn)廠家，其技術(shù)走在該行業(yè)的前列，因此選擇松下電器產(chǎn)業(yè)株式會社作為本領(lǐng)域的重要申請人，對其專利申請進行梳理，分析其在逐次逼近模數(shù)轉(zhuǎn)換器領(lǐng)域的申請情況及技術(shù)發(fā)展路線。

專利申請（JP 2002374169A，20010613），提出了一種逐次逼近型A/D轉(zhuǎn)換器，其中該專利申請減少電容器所對應(yīng)的第二模擬開關(guān)中的導(dǎo)通開關(guān)的較大加權(quán)，從而減少電容器的時間常數(shù)，以此來縮小各個電容器之間的時間常數(shù)。因此，其通過縮短電荷再分配所需的時間，從而來提高模數(shù)轉(zhuǎn)換的速度。

然而，當模數(shù)轉(zhuǎn)換器能夠按照多個頻率來進行操作時，首先要考慮高性能的比較器，從而實現(xiàn)高速度的正常操作。然后，當模數(shù)轉(zhuǎn)換器以低頻率的時鐘來進行操作時，這時高性能比較器顯得比較浪費，過度地增大了電流消耗。專利申請（JP2006310931 A，20050426）針對上述問題，公開了一種逐次逼近型A/D轉(zhuǎn)換器，當用于停止基準電壓產(chǎn)生電路的操作電路被提供時，能夠在采樣階段不需要供應(yīng)基準電壓的時間間隔內(nèi)，停止基準電壓產(chǎn)生電路，從而能夠極大減少電流消耗。

由于在以往的逐次逼近型AD轉(zhuǎn)換器中，由于控制電壓的切換使電荷從電源移動到接地，因此難以降低逐次逼近型AD轉(zhuǎn)換器的功率消耗。專利申請（JP2011188240 A，20100309）提供了一種逐次逼近型AD轉(zhuǎn)換器，將電容陣列分割成上行電容陣列（n個電容陣列）和下行電容陣列（n個下行電容），并分別控制上行電容陣列及下行電容陣列。由此能夠降低電容式AD轉(zhuǎn)換器中的消耗功率，因此能夠降低逐次比較型AD轉(zhuǎn)換器的消耗功率。

以往的技術(shù)中，逐次逼近型AD變換器取樣時鐘SCK及內(nèi)容時鐘ICK是基于具有比取樣時鐘SCK及內(nèi)部時鐘ICK的頻率高的高速時鐘而生成的。而且，由于存在有因PVT偏差（制造偏差、電源電壓偏差、溫度偏差）而導(dǎo)致比較時間及電荷再分配時間發(fā)生變動的可能性，因此需在考慮比較時間及電荷再分配時間的最壞情形的基礎(chǔ)上設(shè)定取樣時鐘SCK及內(nèi)部時鐘ICK各自的高電平期間和低電平期間。因此，難以進行取樣時鐘SCK及內(nèi)部時鐘ICK的高速化。專利申請（JP2011211371 A，20100329）針對上述問題對逐次逼近型AD變換器，能夠確保取樣時鐘的第1電壓電平期間，并能夠?qū)?nèi)部時鐘的n個第1電壓電平期間收納于取樣時鐘的第2電平電壓期間內(nèi)，并且能夠?qū)娜訒r鐘的第2電壓電平期間的各個中減去內(nèi)部時鐘的n個第1電壓電平期間后所獲得的剩余期間作為內(nèi)部時鐘的（n-1）個第2電壓電平期間而進行大致均等地分配，能夠易于在內(nèi)部時鐘（n-1）個第2電壓電平期間的各個中確保電荷再分配時間。

由于在具備電容DAC的逐次逼近AD轉(zhuǎn)換器中進行電容的小型化，然而失配精度變差，不能生成正確的以二進制比率加權(quán)的電容值，特別是與高位比特對應(yīng)的電容的相對精度變差，會給AD變換精度變差帶來較大的影響。雖然用大電容來改善失配精度，但電容的DAC的大電容化會招致AD變換器整體的面積變大及電力變高。針對上述問題，專利申請（JP2013000513830A，20110803）提出了一種提高失配精度的逐次逼近型AD轉(zhuǎn)換器，主要通過補正高位冊DAC的電容失配，即使在比較器中存在偏置，也能補正高位側(cè)DAC與低位側(cè)DAC的加權(quán)誤差。因此，即使用小電容也能實現(xiàn)高精度的AD變換器。

從松下電器產(chǎn)業(yè)株式會社的逐次逼近型模數(shù)轉(zhuǎn)換器專利申請歷程發(fā)現(xiàn)，該公司關(guān)于模數(shù)轉(zhuǎn)換器的一些重要或高質(zhì)量的申請都在包括中國在內(nèi)的多個國家申請專利，而且整體的發(fā)展方向都是面向低功耗和高精度的模數(shù)轉(zhuǎn)換器。

［1］孫彤.低功耗逐次逼近模數(shù)轉(zhuǎn)換器的研究與設(shè)計［D］.北京：清華大學(xué)，2008.

［2］黃海.低壓、低功耗、高精度的逐次逼近型ADC設(shè)計［D］.成都：電子科技大學(xué)，2013.

Analysis of Patent Technology of Successive Approximation ADC

Jing SudanWu Chaoye

（Patent Examination Cooperation Center of the Patent Office，SIPO，Henan，Zhengzhou Henan 450000）

Successive approximation(SAR)analog to digital converter(ADC)is a common structure for medium to high resolution applications with a sampling rate of less than 5 Msps,ADC with medium precision,low power con?sumption and low cost has occupied a broad application market.This paper introduced the basic concept of the Suc?cessive approximation ADC,and analyzed the development situation and the technology route.

successive approximation；analog-to-digital；ADC；comparator

TN792

A

1003-5168（2017）02-0037-02

2017-01-17

荊蘇丹（1988-），女，碩士，研究實習(xí)員，研究方向：程序設(shè)計與模數(shù)轉(zhuǎn)換；吳朝燁（1990-），女，碩士，研究實習(xí)員，研究方向：程序設(shè)計與模數(shù)轉(zhuǎn)換（等同于第一作者）。