一種考慮漏電流最低損耗的控制器電子模塊設(shè)計(jì)與實(shí)現(xiàn)

褚新建++宋東亞

摘 要： 漏電流損耗占電路能耗的大部分，屬于實(shí)時(shí)變化的動(dòng)態(tài)過程，傳統(tǒng)控制器采用堆棧方法，通過對(duì)輸入信號(hào)的控制實(shí)現(xiàn)對(duì)漏電流損耗的控制，無法適應(yīng)漏電流的動(dòng)態(tài)變化，不能實(shí)現(xiàn)最低損耗控制。為此，設(shè)計(jì)一種考慮漏電流最低損耗的控制器電子模塊，通過模擬電路與CPLD相結(jié)合的方法對(duì)漏電流最低損耗控制器電子模塊進(jìn)行設(shè)計(jì)，給出設(shè)計(jì)的總體結(jié)構(gòu)。通過霍爾傳感器對(duì)漏電流進(jìn)行檢測(cè)，利用比較器將檢測(cè)的實(shí)際漏電流與參考漏電流進(jìn)行比較，用CPLD形成對(duì)應(yīng)的斬波驅(qū)動(dòng)信號(hào)，發(fā)送至電壓控制器，通過電壓控制器對(duì)主開關(guān)器件的導(dǎo)通和斷開進(jìn)行控制，實(shí)現(xiàn)漏電流最低損耗的控制。軟件設(shè)計(jì)中，設(shè)計(jì)一個(gè)調(diào)試軟件，給出電流最低損耗控制程序和交替斬波程序。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)控制器電子模塊的漏電流損耗很低，且運(yùn)行效率高。

關(guān)鍵詞： 漏電流； 最低損耗； 控制器； 電子模塊

中圖分類號(hào)： TN722.7+3?34； TP303 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2016）22?0138?0

0 引 言

隨著電子技術(shù)的逐漸發(fā)展，相關(guān)產(chǎn)業(yè)已步入深亞微米和納米工藝時(shí)代。漏電流損耗已經(jīng)成為電子技術(shù)研究過程中所需考慮的一個(gè)關(guān)鍵指標(biāo)[1?2]。電子技術(shù)領(lǐng)域中產(chǎn)生漏電流的機(jī)制越來越復(fù)雜，漏電流損耗對(duì)功耗產(chǎn)生的影響也越來越大。因此，對(duì)漏電流最低損耗進(jìn)行控制具有重要意義，是亟需解決的關(guān)鍵問題，已經(jīng)成為相關(guān)學(xué)者研究的重點(diǎn)課題，受到越來越廣泛的關(guān)注[3?4]。

目前，有關(guān)漏電流最低損耗控制器的研究有很多，相關(guān)研究也取得了一定的成果。其中，文獻(xiàn)[5]提出一種基于模型的漏電流最低損耗控制方法，該方法依據(jù)漏電流偏差約束條件與電壓預(yù)測(cè)法對(duì)漏電流進(jìn)行最低損耗控制，可完成對(duì)命令信號(hào)的有效跟蹤，但該方法對(duì)參數(shù)的改變過于敏感，在一定程度上降低了預(yù)測(cè)控制的動(dòng)態(tài)性能。文獻(xiàn)[6]提出一種基于堆棧的漏電流最低損耗控制器，該控制器將若干晶體管連接在一起，若一個(gè)或一個(gè)以上晶體管處于關(guān)閉狀態(tài)，則產(chǎn)生的漏電流將較單個(gè)晶體管明顯降低，依據(jù)堆棧原理，將時(shí)鐘門控信號(hào)看作是休眠模式的控制信號(hào)。如果電路處于待機(jī)狀態(tài)，則電路將形成既定輸入向量，使得盡可能多的晶體管處于堆棧狀態(tài)，從而將漏電流控制在最低損耗內(nèi)，但該方法實(shí)現(xiàn)過程復(fù)雜，不適用于實(shí)際應(yīng)用。文獻(xiàn)[7]設(shè)計(jì)了一種基于可變閾值的漏電流最低損耗控制器，即通過改變襯底偏置電壓對(duì)漏電流進(jìn)行控制。在電路處于休眠狀態(tài)的情況下，在襯底添加一個(gè)負(fù)偏置電壓以提高閾值電壓，從而切斷漏電流。在電路處于運(yùn)行狀態(tài)的情況下，在襯底添加一個(gè)相對(duì)較低的正偏置電壓，從而提高電路效率，然而該方法所需時(shí)間過長(zhǎng)、效率極低。文獻(xiàn)[8]設(shè)計(jì)了一種基于多閾值的漏電流最低損耗控制器，該控制器引入一個(gè)高閾值NMOS管，將輸入信號(hào)看作是其控制信號(hào)。為了降低NMOS管對(duì)電路性能產(chǎn)生的影響，將其導(dǎo)通電阻就取最小值。隨著NMOS管導(dǎo)通電阻的逐漸增加，其寬度逐漸減小，漏電流損耗逐漸降低，但隨著NMOS管寬度的減小，其性能也逐漸降低。

針對(duì)上述方法的弊端，設(shè)計(jì)了一種考慮漏電流最低損耗的控制器電子模塊，通過模擬電路與CPLD相結(jié)合的方法對(duì)漏電流最低損耗控制器電子模塊進(jìn)行設(shè)計(jì)，給出設(shè)計(jì)的總體結(jié)構(gòu)，詳細(xì)分析了各硬件結(jié)構(gòu)。軟件設(shè)計(jì)中，設(shè)計(jì)了一個(gè)調(diào)試軟件，給出電流最低損耗控制程序和交替斬波程序。實(shí)驗(yàn)結(jié)果表明，所設(shè)計(jì)控制器電子模塊的漏電流損耗很低，且運(yùn)行效率高。

1 一種考慮漏電流最低損耗的控制器電子模塊

設(shè)計(jì)與實(shí)現(xiàn)

1.1 考慮漏電流最低損耗的控制器電子模塊總體設(shè)計(jì)

通過模擬電路與CPLD相結(jié)合的方法對(duì)漏電流最低損耗控制器電子模塊進(jìn)行設(shè)計(jì)，該方法不僅響應(yīng)速度快、跟蹤能力強(qiáng)、實(shí)時(shí)性高，而且不易受環(huán)境因素的干擾、控制更加可靠?？刂破麟娮幽K總體設(shè)計(jì)如圖1所示。

由圖1可知，通過霍爾傳感器對(duì)漏電流進(jìn)行檢測(cè)，利用比較器將檢測(cè)的實(shí)際漏電流與參考漏電流進(jìn)行比較，如果實(shí)際漏電流未超過參考漏電流，則輸出低電平信號(hào)；否則，將比較器的輸出信號(hào)傳輸給CPLD；將漏電流最低損耗控制程序代碼從PC機(jī)下載至CPLD芯片中，CPLD形成對(duì)應(yīng)的斬波驅(qū)動(dòng)信號(hào)，發(fā)送至電壓控制器；通過電壓控制器對(duì)主開關(guān)器件的導(dǎo)通和斷開進(jìn)行控制，以實(shí)現(xiàn)漏電流最低損耗的控制。

1.2 漏電流檢測(cè)電路

在考慮漏電流最低損耗的控制器中，首先需對(duì)漏電流進(jìn)行檢測(cè)，圖2為漏電流檢測(cè)的部分電路。

選用型號(hào)是LT108?S7的磁場(chǎng)平衡式霍爾電流傳感器對(duì)漏電流進(jìn)行檢測(cè)，其不僅檢測(cè)精度高，而且響應(yīng)速度快，抗干擾性能強(qiáng)，能夠?qū)崿F(xiàn)電隔離檢測(cè)。所設(shè)計(jì)控制器電子模塊僅需一只傳感器即可，LT108?57轉(zhuǎn)換率是l∶2 000，也就是被測(cè)漏電流是輸出電流的2 000倍，通過輸出電流即可間接獲取被測(cè)漏電流。圖2中R2，R7，R9分別為A相、B相、C相電流的采樣電阻，將輸出電流在采樣電阻上的壓降看作是相電流的反饋信號(hào)，經(jīng)濾波、TL032運(yùn)放與限幅穩(wěn)壓處理后通過I?FBA，I?FBB，

I?FBC引腳輸出。

1.3 LM393雙電壓比較器

比較器將檢測(cè)到的實(shí)際漏電流與參考漏電流進(jìn)行比較，如果實(shí)際漏電流未超過參考漏電流，則比較器會(huì)輸出低電平信號(hào)；否則，比較器將輸出信號(hào)發(fā)送至CPLD。比較器選擇LM393H雙電壓比較器，其電路圖如圖3所示。

LM393H工作電源電壓范圍較廣，所消耗能耗較低，其輸出能夠和TTL，MOS，CMOS等兼容。通過漏電流檢測(cè)到的漏電流信號(hào)，I?FBA/I?FBB/I?FBC。通過采樣電阻加在LM393H的同相輸入端，參考漏電流經(jīng)RP1采樣變成電壓信號(hào)，通過反相輸入端進(jìn)入LM393H。RP1是變阻器，其端電壓在0～2.75 V范圍內(nèi)可調(diào)，以改變參考電流。若I?FBA/I?FBB/I?FBC超過參考漏電流，則LM393H將輸出高電平信號(hào)；反之，其輸出的為低電平信號(hào)。