基于SiC JFET的矩陣變換器仿真

王莉娜，劉丹丹

（北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院，北京 100191）

基于SiC JFET的矩陣變換器仿真

王莉娜，劉丹丹

（北京航空航天大學(xué)自動化科學(xué)與電氣工程學(xué)院，北京 100191）

在Saber中研究基于SiC JFET的矩陣變換器建模仿真。介紹了常通型SiC JFET相關(guān)參數(shù)的提取方法，在Saber中建立常通型SiC JFET的仿真模型。提出一種基于常通型SiC JFET的雙向開關(guān)結(jié)構(gòu)，可有效克服常通型SiC JFET在系統(tǒng)上電瞬間及輔助電源故障時(shí)易導(dǎo)致輸入電源短路的缺點(diǎn)?；谒岢龅碾p向開關(guān)結(jié)構(gòu)，搭建了3×3矩陣變換器仿真模型，用MAST語言實(shí)現(xiàn)矩陣變換器的雙空間矢量控制算法。考慮到常通型SiC JFET的開通和關(guān)斷時(shí)間差異，優(yōu)化4步換流策略，改善了輸出波形質(zhì)量。仿真結(jié)果驗(yàn)證了所建SiC JFET和矩陣變換器的仿真模型，以及優(yōu)化4步換流策略的正確性和有效性。

矩陣變換器；碳化硅結(jié)型場效應(yīng)晶體管；雙向開關(guān)；變步長換流；Saber軟件

矩陣變換器（matrix converter，MC）是一種先進(jìn)功率變換器，可以將變頻交流電直接轉(zhuǎn)換成負(fù)載需要的變幅變頻交流電。與目前常用的二極管整流器-直流穩(wěn)壓-逆變拓?fù)浣Y(jié)構(gòu)相比，MC具有諸多優(yōu)點(diǎn)，如無需前端整流和穩(wěn)壓大電容、結(jié)構(gòu)緊湊、功率密度大、便于集成；輸入電流、輸出電壓同時(shí)可控、諧波污染??；在4象限寬速度范圍內(nèi)具有優(yōu)良的動、靜態(tài)性能；不存在直流側(cè)單點(diǎn)故障等。因此，MC被認(rèn)為是最具前景的功率變換器結(jié)構(gòu)之一。

目前，大部分MC基于Si功率器件實(shí)現(xiàn)。受Si材料物理特性的限制，Si器件已經(jīng)不能滿足一些高壓、高溫及高功重比應(yīng)用場合的要求。與Si功率器件相比，基于寬禁帶材料碳化硅（SiC）的功率器件具有更好的環(huán)境適應(yīng)性，更強(qiáng)的短路電流耐受力和更快的動態(tài)性能，以及更低的導(dǎo)通電阻和開關(guān)損耗。SiC功率器件與MC拓?fù)浣Y(jié)構(gòu)結(jié)合，使得開發(fā)更高效率、更高可靠性和更高功重比的功率變換器成為可能。

當(dāng)前研究較多的SiC功率開關(guān)器件有SiC MOSFET和SiC JFET。雖然常規(guī)SiC JFET的常通工作特性阻礙了終端用戶的喜好，但與SiC MOSFET相比，SiC JFET具有更高的電子遷移率、更小的導(dǎo)通電阻、更優(yōu)的長期穩(wěn)定性，更強(qiáng)的短路電流耐受力，以及較寬的門極驅(qū)動電壓安全區(qū)域，且沒有MOSFET氧化膜導(dǎo)致的可靠性問題。因此，對于高溫和惡劣工作環(huán)境，SiC JFET更具潛力成為理想的SiC功率器件。

SiC JFET的工作特性、建模和測試是第3代功率半導(dǎo)體的研究熱點(diǎn)之一。目前已有的建模方法［1-2］需要多個(gè)與器件半導(dǎo)體結(jié)構(gòu)尺寸、材料性質(zhì)相關(guān)的參數(shù)，如耗盡層寬度、載流子遷移率等，而現(xiàn)有的公開文獻(xiàn)大多是器件的應(yīng)用研究，缺少對器件本身結(jié)構(gòu)和特性參數(shù)詳細(xì)分析的資料，應(yīng)用研究者通常難以獲得具體的物理參數(shù)，很難在實(shí)踐中應(yīng)用上述物理建模方法進(jìn)行建模。仿真軟件如Saber，SPICE等提供了JFET模型，使用者只需結(jié)合SiC JFET的工作特性，設(shè)置模型的相應(yīng)參數(shù)，如門限電壓、溝道長度調(diào)制參數(shù)等，即可建立起相應(yīng)模型。本文研究SiC JFET相關(guān)參數(shù)的提取方法，在Saber環(huán)境中建立SiC JFET模型。

常規(guī)的SiC JFET為常通型器件，即在沒有柵極驅(qū)動電壓時(shí)，SiC JFET是導(dǎo)通狀態(tài)，當(dāng)需要關(guān)斷SiC JFET時(shí)，需要在柵源間施加足夠的負(fù)電壓。常斷型SiC JFET為非常規(guī)的SiC JFET，由于在使用中對柵極驅(qū)動信號要求苛刻［3］，已經(jīng)很難在市場上找到。

目前文獻(xiàn)中基于常規(guī)SiC JFET的MC的雙向開關(guān)大都由2個(gè)SiC JFET以共源極［4］或共漏極［5］方式直接反串聯(lián)構(gòu)成。由于常規(guī)SiC JFET的常通特性，這種結(jié)構(gòu)的雙向開關(guān)在上電瞬間和輔助電源故障時(shí)，易造成輸入電源短路。

基于上述問題，本文采用常通型SiC JFET，研究了基于SiC JFET的MC仿真建模方法。在Saber環(huán)境中研究了SiC JFET的建模方法，并提出一種雙向開關(guān)結(jié)構(gòu)，實(shí)現(xiàn)了雙向開關(guān)的常斷特性；基于此雙向開關(guān)搭建MC，采用變步長的4步換流策略，優(yōu)化了輸出特性。仿真結(jié)果表明，本文建立的SiC JFET和MC仿真模型可行有效，為后續(xù)研究奠定了基礎(chǔ)。

1 SiC JFET建模

SiC JFET是一種新型器件，在Saber中沒有商用元件模型，因此需采用Saber中的JFET模板，通過設(shè)置參數(shù)對SiC JFET工作特性進(jìn)行建模。對應(yīng)用研究者來說，通常最方便得到的數(shù)據(jù)為datasheet提供的參數(shù)，因此本文研究了基于器件datasheet的SiC JFET參數(shù)提取方法。

SiC JFET的正向直流特性如下式所示［6］：

式中：IDS為漏源電流；VGS為柵源電壓；VDS為漏源電壓；VT0為門限電壓；β為跨導(dǎo)參數(shù)；λ為溝道長度調(diào)制系數(shù)。

VT0和β決定了漏極電流隨柵極電壓的變化，λ決定了輸出電導(dǎo)［7］。β和VT0可以從器件的轉(zhuǎn)移特性曲線中提取，λ可以從輸出特性曲線中提?。?］。根據(jù)器件的datasheet，利用Saber和Matlab對轉(zhuǎn)移特性曲線進(jìn)行相應(yīng)處理，生成的關(guān)系曲線，曲線的橫軸截距即為VT0，斜率即為

根據(jù)式（1）可知，在器件輸出特性曲線的飽和區(qū)有：

代入相關(guān)參數(shù)即可估算出λ。

本文中用到的SiC JFET參數(shù)為：門限電壓VT0=-13.39 V，跨導(dǎo)參數(shù) β=0.7 A/V2，溝道長度調(diào)制系數(shù)λ=0.01 V-1，漏極歐姆電阻RD=25 mΩ，源極歐姆電阻RS=25 mΩ，柵PN結(jié)飽和電流IS= 2E-11 A，零偏G-S結(jié)電容CGS=1 362 pF，零偏G-D結(jié)電容CGD=188 pF，PB柵結(jié)內(nèi)建電勢2.5 V，F(xiàn)C正偏耗盡電容系數(shù)0.5，KF閃爍噪聲系數(shù)0，AF閃爍噪聲指數(shù)1。

將參數(shù)輸入Saber的JFET模型中，并對其輸出特性及轉(zhuǎn)移特性進(jìn)行仿真，所得到的波形如圖1、圖2所示。仿真得到的結(jié)果與datasheet中給出的結(jié)果較為吻合。

圖1 輸出特性曲線Fig.1 Output characteristic curves

圖2 轉(zhuǎn)移特性曲線Fig.2 Transfer characteristic curves

2 雙向開關(guān)

2.1 SiC JFET的直驅(qū)結(jié)構(gòu)

為了解決常規(guī)SiC JFET的常通特性在工程應(yīng)用中的問題，Infineon公司提出了一種弱cascode結(jié)構(gòu)，又稱直驅(qū)結(jié)構(gòu)，將SiC JFET與1個(gè)低壓p溝道MOSFET（以下簡稱PMOS）以共源極方式串聯(lián)，SiC JFET的柵極通過1個(gè)二極管D及限流電阻R與PMOS的漏極連接，如圖3所示。通過SiC JFET和PMOS門極驅(qū)動邏輯的巧妙組合，使整個(gè)開關(guān)呈現(xiàn)出常斷型特性。在系統(tǒng)正常工作時(shí)，使PMOS保持導(dǎo)通，SiC JFET由驅(qū)動電路直接驅(qū)動。二極管D和限流電阻R構(gòu)成鉗位電路，用來保證在上電瞬間及輔助電源故障時(shí)，可靠關(guān)斷整個(gè)開關(guān)。

圖3 SiC JFET的直驅(qū)結(jié)構(gòu)Fig.3 Direct drive SiC JFET topology

當(dāng)正電壓加到SiC JFET的漏極與PMOS漏極之間，且SiC JFET和PMOS均處于導(dǎo)通狀態(tài)，若此時(shí)輔助電源故障，則故障瞬間SiC JFET由于其常通特性而將仍保持導(dǎo)通狀態(tài)，PMOS由于其常斷特性將關(guān)斷，兩端電壓迅速上升。PMOS漏極電位低于SiC JFET的柵極電位，二極管導(dǎo)通，將SiC JFET的柵極電位鉗位至PMOS的漏極電位，使得VDSPMOS=VGSJFET（VDSPMOS為PMOS的漏源電壓，VGSJFET為SiC JFET的柵源電壓）。當(dāng)VDSPMOS上升到SiC JFET的夾斷電壓時(shí)，SiC JFET關(guān)斷，承受主電壓，PMOS兩端電壓約等于SiC JFET的門極夾斷電壓。

當(dāng)正電壓加在SiC JFET的漏極與PMOS漏極之間，且SiC JFET處于關(guān)斷狀態(tài)，PMOS處于導(dǎo)通狀態(tài)，若此時(shí)輔助電源故障，PMOS將關(guān)斷，SiC JFET仍保持關(guān)斷狀態(tài)。

2.2 雙向開關(guān)結(jié)構(gòu)

由SiC JFET直驅(qū)型拓?fù)錁?gòu)成的雙向開關(guān)如圖4所示，由2個(gè)直驅(qū)結(jié)構(gòu)反串聯(lián)而成。雙向開關(guān)在輔助電源故障后的導(dǎo)通關(guān)斷情況分析可參照前文對單個(gè)直驅(qū)結(jié)構(gòu)的分析。當(dāng)輔助電源故障時(shí)，處于關(guān)斷狀態(tài)的SiC JFET繼續(xù)保持關(guān)斷；對處于導(dǎo)通狀態(tài)的SiC JFET，若雙向開關(guān)所在相的電源電壓大于零，則該雙向開關(guān)中的順向SiC JFET被關(guān)斷，若雙向開關(guān)所在相的電源電壓小于零，則該雙向開關(guān)中的逆向SiC JFET被關(guān)斷。

圖4 雙向開關(guān)結(jié)構(gòu)Fig.4 Topology of bidirectional switch

2.3 系統(tǒng)上電瞬間及輔助電源故障時(shí)的仿真

對2×1MC在上電瞬間及輔助電源故障的情況進(jìn)行仿真，驗(yàn)證所提出的雙向開關(guān)在這兩種情況下不會造成輸入電源短路。仿真時(shí)所用MC的結(jié)構(gòu)如圖5所示，Ua，Ub為輸入電源電壓，二者相位互差120°，有效值為220 V；輸入濾波器參數(shù)為：Rfa=Rfb=10 Ω，Lfa=Lfb=800 μH，Cf=10 μF；Uina，Uinb為輸入MC的電壓；Sx（x∈｛a，b｝）表示a，b兩相的雙向開關(guān)，表示順向開關(guān)，表示逆向開關(guān)；Uo為輸出電壓；ia，ib分別為a相和b相電源電流；iMCo為MC的輸出電流；iload為負(fù)載電流；電流正方向定義為從電源流向負(fù)載。

圖5 2×1矩陣變換器Fig.5 2×1 matrix converter

2.3.1 系統(tǒng)上電時(shí)的仿真

系統(tǒng)上電時(shí)，輸入MC的電壓Uina，Uinb的大小關(guān)系有3種：Uina＞Uinb，Uina＜Uinb，Uina=Uinb。以Uina＞Uinb的情況為例，若形成電源短路，則電流應(yīng)從a相流至b相，至少要有與處于導(dǎo)通狀態(tài)。在主電路上電瞬間，假設(shè)輔助電源尚未建立，SiC JFET均處于導(dǎo)通狀態(tài)，PMOS處于關(guān)斷狀態(tài)。根據(jù)2.1節(jié)與2.2節(jié)的分析，要使與不被關(guān)斷，則應(yīng)該有Uina＜0，Uinb＞0，而這不滿足Uina＞Uinb的條件，因此電源無法通過雙向開關(guān)形成短路。其他情況可以同理分析，不再贅述。

仿真波形如圖6a所示，t=0時(shí)給系統(tǒng)供電，可以看出并沒有發(fā)生電源短路故障。在t=3 ms時(shí)輔助電源開始正常工作。0～3 ms內(nèi)系統(tǒng)的電流流通路徑如圖6b所示，在此期間，電流ia由Ua—Rfa//Lfa—Cf—Rfb//Lfb—Ub構(gòu)成的回路產(chǎn)生（Rfa//Lfa表示Rfa和Lfa的并聯(lián)電路），且有ia=-ib。由于雙向開關(guān)不導(dǎo)通，因此iMCo，iload及Uo均為0。

圖6 系統(tǒng)上電時(shí)的仿真波形及0～3 ms內(nèi)電流通路Fig.6 Simulation results of power up and current path during 0 to 3 ms

2.3.2 輔助電源故障時(shí)的仿真

假設(shè)在MC正常運(yùn)行過程中，輔助電源突然發(fā)生了故障。主電源發(fā)生短路的條件是，需有一相的順向開關(guān)和另一相的逆向開關(guān)同時(shí)處于導(dǎo)通狀態(tài)?；谳敵鲭娏鞯?步換流策略如圖7所示。對輔助電源故障后各開關(guān)的開關(guān)狀態(tài)進(jìn)行分析，假設(shè)Uina＞Uinb＞0，iMCo＞0，輔助電源故障前后各開關(guān)的開關(guān)狀態(tài)如表1所示，其中1代表開關(guān)導(dǎo)通，0代表開關(guān)關(guān)斷。由表1可知，當(dāng)輔助電源故障后，一相的順向開關(guān)和另一相的逆向開關(guān)同時(shí)處于導(dǎo)通狀態(tài)的情況不可能出現(xiàn)，因此輸入電源不會發(fā)生短路。其他情況亦可同理分析，同樣不會造成輸入電源短路。

圖7 基于輸出電流的4步換流策略Fig.7 Output-current-based four-step commutation strategy

表1 輔助電源故障前后各開關(guān)管的狀態(tài)Tab.1 State of switches before and after auxiliary power failure

仿真波形如圖8a所示，在t=27.42 ms時(shí)，Uina＞Uinb＞0，iMCo＞0，此時(shí)對應(yīng)于區(qū)間Ⅰ的開關(guān)狀態(tài)，與導(dǎo)通，與關(guān)斷，若輔助電源故障，關(guān)斷，其余開關(guān)的開關(guān)狀態(tài)不變。由于輔助電源故障后僅有導(dǎo)通，因此不會形成電源短路。正常運(yùn)行情況下，鉗位電路電流為0，iMCo=iload，輔助電源故障后，iMCo因沒有續(xù)流路徑而陡降為0，iload通過鉗位電路續(xù)流，故障后Ua—Rfa// Lfa—Cf—Rfb//Lfb—Ub構(gòu)成回路，且有ia=-ib，負(fù)載電流iload續(xù)流過程中整個(gè)電路的電流流通路徑如圖8b所示。

圖8 輔助電源故障前后的仿真波形及負(fù)載電流續(xù)流路徑Fig.8 Simulation results before and after auxiliary power failure and current path during freewheeling of load current

由以上仿真及分析可知，本文所提出的雙向開關(guān)在MC上電瞬間及輔助電源故障時(shí)均不會造成輸入電源短路，很好地克服了僅由常通型SiC JFET構(gòu)成的雙向開關(guān)的缺點(diǎn)。采用本文提出的雙向開關(guān)的矩陣變換器拓?fù)淙鐖D9所示。

圖9 矩陣變換器拓?fù)銯ig.9 Topology of matrix converter

3 換流方案優(yōu)化

MC中由于沒有電流的自然續(xù)流通路，使得開關(guān)器件之間的換流較為復(fù)雜。在目前諸多的換流方案中，以基于電流方向的4步換流方案［9］應(yīng)用最為成熟，換流過程如圖7所示，為簡化控制，文獻(xiàn)中常取相同的換流時(shí)間間隔，即tc1=tc2=tc3=tc。

傳統(tǒng)的基于輸出電流方向檢測的4步換流策略已經(jīng)得到廣泛的應(yīng)用，但其換流步長固定，以開關(guān)器件能安全導(dǎo)通和關(guān)斷為界，沒有考慮開關(guān)器件實(shí)際的開通和關(guān)斷時(shí)間差異［10］。在4步換流中，真正的換流時(shí)刻發(fā)生在第2步或第3步，這樣真正的換流時(shí)刻比期望的換流時(shí)刻要延遲tc或2tc。換流延時(shí)會導(dǎo)致輸出波形畸變，使系統(tǒng)性能惡化。因此，減小換流時(shí)間對波形質(zhì)量的改善和系統(tǒng)性能的提升有著非常重要的意義。

為減小換流延時(shí)，改善波形質(zhì)量，根據(jù)SiC JFET的開通、關(guān)斷特性，調(diào)整傳統(tǒng)4步換流過程中每一步的換流時(shí)間。根據(jù)SiC JFET IJW120R100T1的datasheet中給出的典型導(dǎo)通時(shí)間75 ns、關(guān)斷時(shí)間49 ns，并留出一定裕量，將第1步與第2步之間的換流時(shí)間tc1設(shè)置為60 ns；為了保證第2步完全導(dǎo)通后第3步再關(guān)斷，第2步與第3步之間的換流時(shí)間tc2設(shè)置為90 ns；第3步與第4步之間的換流時(shí)間tc3設(shè)置為60 ns。采用變步長4步換流可充分利用開關(guān)管開通、關(guān)斷特性，縮短換流時(shí)間，有利于減小波形畸變，提高輸出波形質(zhì)量。

4 仿真分析

基于以上分析，在Saber中搭建MC模型，利用MAST語言編寫相應(yīng)模塊實(shí)現(xiàn)MC的雙空間矢量調(diào)制。三相輸入線電壓有效值為380 V/50 Hz，采用6 Ω，4 mH阻感負(fù)載，輸出頻率為60 Hz，雙向開關(guān)的保護(hù)吸收電路采用簡單的C型吸收電路，輸入濾波器采用LC濾波器［11］，并在3個(gè)濾波電感兩端各并聯(lián)1個(gè)阻尼電阻。

圖10中的ioutA1，ioutA2分別為采用文獻(xiàn)［12］的等換流延時(shí)tc=160 ns及采用本文提出的變步長4步換流的A相輸出電流波形，Mag（ioutA1），Mag（ioutA2）為對應(yīng)的傅里葉分析。

由于Saber中THD的計(jì)算公式為而常用的THD計(jì)算公式為

因此需要對測得的THD進(jìn)行轉(zhuǎn)換，如表2所示。

表2 A相輸出電流的THDTab.2 THD of A phase output current

圖10 換流優(yōu)化前后A相輸出電流波形及傅里葉分析Fig.10 Output currents and fourier analysis of phase A before and after commutation optimization

由于輸出電流的THD很小，因此在圖10a中很難觀察到換流優(yōu)化前后波形的差別，但由表2可以看出經(jīng)過換流優(yōu)化后THD減小，說明輸出波形質(zhì)量得到了改善。

圖11 fs=10 kHz仿真波形Fig.11 Simulation waveforms when fs=10 kHz

圖12 fs=20 kHz仿真波形Fig.12 Simulation waveforms when fs=20 kHz

圖11、圖12分別為開關(guān)頻率為10 kHz和20kHz的仿真波形。對應(yīng)的輸入濾波器參數(shù)分別為3 Ω；1 mH；60 μF及3 Ω；80 μH；40 μF，從上到下依次是未濾波和經(jīng)過濾波的輸出線電壓VCa，輸入三相電流波形，輸出三相電流波形。

從以上波形可以看出，MC有著良好的正弦輸入輸出電流，可以方便地實(shí)現(xiàn)變頻輸出，進(jìn)一步驗(yàn)證了調(diào)制策略的優(yōu)越性和仿真模型的正確性，為MC的應(yīng)用提供了依據(jù)。

5 結(jié)論

本文在Saber仿真環(huán)境中研究了基于SiC JFET的MC仿真建模，建立了SiC JFET的仿真模型，并提出了一種基于常通型SiC JFET的具有常斷特性的雙向開關(guān)結(jié)構(gòu)，仿真驗(yàn)證了所提出雙向開關(guān)結(jié)構(gòu)在系統(tǒng)上電瞬間及輔助電源故障情況下，可安全可靠工作，不會造成輸入電源短路?；谒岢龅碾p向開關(guān)結(jié)構(gòu)搭建了MC仿真模型，考慮到實(shí)際SiC JFET的開通、關(guān)斷時(shí)間差異，采用變步長的4步換流策略，優(yōu)化了4步換流。仿真結(jié)果表明所提出的雙向開關(guān)結(jié)構(gòu)可行有效，優(yōu)化后的換流策略減小了輸出波形畸變，為MC的后續(xù)研究打下了良好的基礎(chǔ)。

［1］Mousa R，Planson D，Morel H，et al.High Temperature Characterization of SiC-JFET and Modeling［C］//European Conference on Power Electronics and Applications，2007：1-10.

［2］Kashyap A S，Ramavarapu P L，Maganlal S，et al.Modeling Vertical Channel Junction Field Effect Devices in Silicon Carbide［C］//IEEE 35th Annual Power Electronics Specialists Conference，2004：3009-3014.

［3］Safari S，Castellazzi A，Wheeler P.Evaluation of Normally-off SiC JFET for a High Power Density Matrix Converter［C］// 15th International Power Electronics and Motion Control Conference（EPE/PEMC），2012：1-7.

［4］Domes D，Hofmann W.SiC JFET in Contrast to High Speed Si IGBT in Matrix Converter Topology［C］//IEEE Power Electronics Specialists Conference，2007：54-60.

［5］De Lillo L，Empringham L，Wheeler P W，et al.Challenges of High Speed Digital Control in a SiC JFET Matrix Converter Implementation［C］//38th Annual Conference on IEEE Industrial Electronics Society IECON，2012：6057-6062.

［6］Funaki T，Kashyap A S，Mantooth H A，et al.Characterization of SiC JFET for Temperature Dependent Device Modeling［C］//Power Electronics Specialists Conference，2006：1-6.

［7］Kumar S S，Guedon F，McMahon R，et al.Parameter Extraction and Calorimetric Validation for a Silicon Carbide JFET PSpice Model［C］//5th IET International Conference on Power Electronics，Machines and Drives，2010：1-6.

［8］Wang Yi，Cass C J，Chow T P，et al.Spice Model of SiC JFETs for Circuit Simulations［C］//IEEE Workshops on Computers in Power Electronics，2006：212-215.

［9］Burany N.Safe Control of Four-quadrant Switches［C］//Proceedings IEEE IAS1989，1989：1190-1194.

［10］童誠，張興，張龍?jiān)?，?基于DSP和CPLD的單級矩陣變換器設(shè)計(jì)［J］.電力電子技術(shù)，2009，43（12）：71-73.

［11］王紅紅，胡彥奎，熊劍，等.矩陣變換器阻尼輸入濾波器的優(yōu)化設(shè)計(jì)［J］.電氣傳動，2014，44（4）：38-41.

［12］Empringham L，De Lillo L，Schulz M.Design Challenges in the Use of Silicon Carbide JFETs in Matrix Converter Applications［J］.IEEE Transactions on Power Electronics，2014，29（5）：2563-2573.

Simulation of SiC JFET Based Matrix Converter

WANG Lina，LIU Dandan
（School of Automation Science and Electrical Engineering，Beihang University，Beijing 100191，China）

Modeling of SiC JFET-based matrix converter（MC）is explored in Saber.Firstly，method of parameter extraction and modeling of normally-on SiC JFETs was introduced.Then a new bidirectional switch structure was proposed，which could overcome the drawbacks of normally-on SiC JFETs that short circuits were prone to happen at the moment of powerup and under the condition of auxiliary power supply failure.Based on the proposed bidirectional switch structure，the main circuit of 3×3 matrix converter was built in Saber.Then，double space vector modulation of matrix converter was realized with the MAST language.Considering the time difference between turn-on and turn-off of normally-on SiC JFET，an optimized four-step commutation strategy was used，which improved the quality of output waveform.Finally，simulation results demonstrate the validity and reliability of the proposed model and optimized four-step commutation strategy.

matrix converter；SiC junction field-effect transistor（JFET）；bidirectional switch；varying-step commutation；Saber software

TM46

A

10.19457/j.1001-2095.20161007

2015-08-31

修改稿日期：2016-04-19

國家自然科學(xué)基金（51577005）

王莉娜（1977-），女，博士，副教授，碩士生導(dǎo)師，Email：wangln@buaa.edu.cn