基于FPGA和DSP的激光探測器設(shè)計

張繼娜，袁夢云

（哈爾濱工程大學(xué)信息與通信工程學(xué)院，哈爾濱150001）

基于FPGA和DSP的激光探測器設(shè)計

張繼娜，袁夢云

（哈爾濱工程大學(xué)信息與通信工程學(xué)院，哈爾濱150001）

介紹了一種基于DSP和FPGA的激光探測器設(shè)計，其中FPGA主要實現(xiàn)對激光脈沖信號進行探測、整形，并對脈沖到達時間、脈沖寬度等參數(shù)進行測量，DSP完成對信號的分選以及編碼識別，實現(xiàn)了對激光脈沖信號的探測.通過硬件設(shè)計、軟件編程以及系統(tǒng)仿真測試，證明該系統(tǒng)具有性能穩(wěn)定、精度高等優(yōu)點.

激光探測器；FPGA；脈沖到達時間；DSP；信號分選

自從激光出現(xiàn)以來，激光技術(shù)已經(jīng)得到了迅猛發(fā)展，對于激光信號的探測也變得越來越重要.激光探測技術(shù)是反激光制導(dǎo)武器的重要手段［1］，隨著激光制導(dǎo)技術(shù)的不斷發(fā)展，對于激光探測技術(shù)的要求也越來越高.本文設(shè)計了以DSP和FPGA為核心的激光探測器，實現(xiàn)對激光脈沖信號的探測.其中FPGA負責(zé)對脈沖的整形、測量等處理，并將處理后的數(shù)據(jù)傳輸給DSP，DSP負責(zé)對FPGA測量好的數(shù)據(jù)進行分選編碼處理.在激光探測器的設(shè)計中，對于信號的脈沖到達時間、脈沖寬度的精確測量，F(xiàn)PGA與DSP之間的準確通信以及分選編碼是設(shè)計的關(guān)鍵.

1　系統(tǒng)總體設(shè)計

本系統(tǒng)主要是針對脈沖重復(fù)周期為10ms到1 s、3到10位編碼的激光脈沖信號進行探測.本系統(tǒng)主要有激光接收模塊、信息處理模塊、顯示模塊和供電模塊組成.激光接收模塊接收到激光器發(fā)射的脈沖信號后，把接收到的信號處理后傳給FPGA，F(xiàn)PGA對脈沖進行整形并且測量脈沖到達時間、脈沖寬度等信息，將這些信息緩存到FIFO中，等候DSP把FIFO中的數(shù)據(jù)取走，然后再進行分選編碼處理，最終顯示到液晶屏上.見圖1.

圖1　系統(tǒng)總體設(shè)計

2　激光探測器硬件設(shè)計

FPGA采用Altera公司的EP3C25E144C8N，它隸屬于Cyclone III系列，不僅便邏輯單元數(shù)量滿足設(shè)計要求，而且成本較低、引腳較少，從經(jīng)濟和實用性角度均符合要求.FPGA采用主動串行的方式來加載程序，其下載配置 EPROM芯片選用的是EPCS4SI8.FPGA主要負責(zé)設(shè)備中大部分的邏輯控制與狀態(tài)機，其中包括對激光脈沖信號的整形、信號參數(shù)的測量、緩沖FIFO、與DSP實現(xiàn)數(shù)據(jù)通信.

DSP芯片采用TI公司的TMS320C5534，該款芯片的最高主頻可以達到100 MHz，當(dāng)主頻選取100 MHz，核電壓為1.3 V時，功耗為0.22 mW/ MHz，滿足了在信號處理速度和低功耗等方面的要求.DSP的FLASH芯片采用的是W25Q64SFIG，該芯片功耗相對較低，擁有8 M字節(jié)的內(nèi)存，數(shù)據(jù)傳輸速率最大為150 Mbit/s，滿足了DSP加載要求.選取SN74ALVC164245進行信號隔離，保護電路.電源電路給電路供電，使芯片正常工作.利用LCD液晶屏顯示最終分選結(jié)果.見圖2.

3　激光探測器軟件設(shè)計

3.1FPGA的邏輯設(shè)計

圖2　系統(tǒng)硬件設(shè)計框圖

激光探測器的FPGA模塊由分頻模塊、脈沖整形模塊、脈沖測量模塊、數(shù)據(jù)并串轉(zhuǎn)換模塊組成.激光脈沖的脈沖重復(fù)周期在10 ms到1 s之間，利用分頻模塊來產(chǎn)生5 MHz和10 MHz分別用于測量脈沖到達時間（TOA）和脈沖寬度（PW）.由于探測到的信號不規(guī)則，影響后面測量模塊工作，所以需要利用整形模塊實現(xiàn)對激光脈沖的整形以及將脈沖上升沿延拓至20μs，保證在一個激光脈沖的周期內(nèi)只有一個上升沿，供測量模塊和并串轉(zhuǎn)換模塊使用.脈沖測量模塊是整個系統(tǒng)設(shè)計的關(guān)鍵，它的主要功能是測量脈沖到達時間以及脈沖寬度，從而供DSP進行脈沖分選.由于FPGA與DSP之間采取SPI通信方式，即串行通信［2］；經(jīng)過測量模塊輸出的是40位并行數(shù)據(jù)，其中前28位為激光脈沖的TOA，后12位為PW，所以需要將并行的數(shù)據(jù)轉(zhuǎn)換為串行的數(shù)據(jù)，即需要并串轉(zhuǎn)換.最后將轉(zhuǎn)換后的串行數(shù)據(jù)緩存到FIFO中供DSP讀?。?］，用于DSP信號分選.見圖3.

圖3　FPGA邏輯設(shè)計原理圖

3.2DSP算法

DSP在進行初始化之后，將從FPGA的FIFO中讀出的數(shù)據(jù)進行分選操作，最后將分選結(jié)果顯示到液晶屏上，DSP軟件設(shè)計流程如圖4所示.

本設(shè)計主要采取動態(tài)關(guān)聯(lián)法和序列差值直方圖法相結(jié)合的分選方法［4］，兩種方法相結(jié)合可以使分選更加精確、快速，十分適合本設(shè)計的要求.

動態(tài)關(guān)聯(lián)法為一種典型的信號分選的算法［5］，其工作原理為：首先按照一定要求確定一個準PRI，然后以這個準PRI為標準，沿著脈沖序列進行搜索，當(dāng)能夠連續(xù)地檢測到這個PRI后，則可以認為此PRI為某個脈沖序列的PRI.然后再確定下一個PRI序列，完成序列搜索，直到脈沖序列不夠完成一個序列的搜索.

圖4　DSP軟件流程

序列差值直方圖（SDIF）是在累積差值直方圖的基礎(chǔ)上加以改進的算法［6］，其與累積差值直方圖的算法最大的區(qū)別是序列差值直方圖對于不同級差所得到的PRI不進行累加計算，此外SDIF檢測門限的選取也與CDIF有所不同.該算法的步驟大致分為可能PRI的估計和脈沖序列的搜索.

4　系統(tǒng)測試結(jié)果

4.1激光器發(fā)射脈沖

激光器發(fā)射脈沖的脈沖重復(fù)周期為40，50，60 ms.

4.2FPGA測試結(jié)果

通過示波器觀察到激光接收器接收到的實際的激光信號是不規(guī)則的，然后經(jīng)過隔離芯片進入到FPGA中的信號時也是不規(guī)則的，如圖5所示；經(jīng)過FPGA整形模塊整形后的激光脈沖如圖6所示，整形后的脈沖寬度為20μs，從而驗證整形模塊設(shè)計正確.

圖5　激光探測器接收信號

圖6　整形輸出信號

系統(tǒng)時鐘采用分頻后的時鐘，頻率為5 MHz，測量模塊輸出數(shù)據(jù)為40位，前28位為脈沖到達時間（TOA），采用分頻后的時鐘頻率為5 MHz，后12位為脈沖寬度（PW），采用分頻后的時鐘頻率為10 MHz.

脈沖重復(fù)周期，如圖7所示，第一個PRI= 24621AA-242511A=30D90，乘以時鐘周期200 ns，得到PRI=50.000 0 ms，同理第二個PRI=60. 000 2 ms，滿足激光發(fā)射器發(fā)射的脈沖重復(fù)周期，也滿足測量精度要求.脈沖寬度均為0C7，轉(zhuǎn)換為十進制為199，所以脈沖寬度的計數(shù)值為200，再乘以時鐘周期100 ns，正好是20μs，與示波器測量結(jié)果一致，從而證明整形模塊、測量模塊正確.

利用整形后的脈沖信號（pul）的下降沿作為觸發(fā)條件進行并串轉(zhuǎn)換，并行數(shù)據(jù)242511A0C7轉(zhuǎn)換為0010010000100101000100011010000011000111，證明并串轉(zhuǎn)換模塊工作正確.

圖7　Signal Tap II捕捉的并串轉(zhuǎn)換波形

4.3DSP分選結(jié)果測試

激光發(fā)射器發(fā)送的脈沖重復(fù)周期為40 ms，50 ms，60 ms，經(jīng)過5次試驗，得到以上測試結(jié)果，如表1所示.測試結(jié)果表明，DSP不僅能夠與FPGA通信成功，而且每次測試均能分選成功，且精度小于1μs.

表1　DSP分選的測試統(tǒng)計（ms）

5　結(jié)語

本文介紹了基于DSP和FPGA的激光探測器設(shè)計，該設(shè)計適用于PRI為10 ms到1 s、3到10位編碼的激光信號.主要是通過構(gòu)建DSP+FPGA的系統(tǒng)來實現(xiàn)對激光信號的測量、分選，本設(shè)計在軟硬件設(shè)計上均已實現(xiàn)，證明設(shè)計的可行性.通過對設(shè)備的測試，驗證其精度高，性能優(yōu)良，工作穩(wěn)定.參考文獻：

［1］趙江，徐錦，徐世錄.激光制導(dǎo)武器［J］.飛航導(dǎo)彈，2006，06：26-30.

［2］聶華，劉開華，孫春光，等.DSP和FPGA之間串口通信研究［J］.電子測量技術(shù)，2006，06：112-114.

［3］胡波，李鵬.異步FIFO在FPGA與DSP通信中的運用［J］.電子科技，2011，24（3）：53-55.

［4］王石記，司錫才.雷達信號分選新算法研究［J］.系統(tǒng)工程與電子技術(shù)，2003，25（9）：1079-1083.

［5］邵曉東，姚龍海，張少坤，等.激光制導(dǎo)混合信號分選及編碼識別技術(shù)研究［J］.激光技術(shù)，2011，35（5）：648-651.

［6］JU Y F，MA B Q，YAO M，et al.Encoding and jamming technology for laser guidance signal［J］.Electronics Optics and Control，2007，14（1）：85-86.

Design of laser detector based on FPGA and DSP

ZHANG Ji-na，YUAN Meng-yun
（School of Information and Communication Engineering，Harbin Engineering University，Harbin 150001，China）

This paper introduced the design of laser detector based on DSP and FPGA.FPGA wasmainly used to achieve the laser pulse detection，shaping and measure the pulse arrival time，pulse width and other parameters.DSP was used to complete the signal sorting and coding identification and the detection of laser pulse signal.Hardware design，software programming and system simulation tests proved that the system had a stable performance and high precision.

laser detector；FPGA；pulse arrival time；DSP；signal sorting

TN972

A

1672-0946（2016）02-0196-04

2015-05-06.

中央高校基本科研費專項基金（HEUCF140803）.

張繼娜（1991-），女，碩士，研究方向：寬帶信號的檢測與識別.