圖形處理系統(tǒng)中主機接口設(shè)計及應(yīng)用

馬 超,王 婷,田 澤,王 靜

(1.中國航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點試驗室，陜西 西安 710068；3.西安現(xiàn)代控制技術(shù)研究所，陜西 西安 710065)

圖形處理系統(tǒng)中主機接口設(shè)計及應(yīng)用

馬 超1,2,王 婷1,2,田 澤1,2,王 靜3

(1.中國航空計算技術(shù)研究所，陜西 西安 710068；2.集成電路與微系統(tǒng)設(shè)計航空科技重點試驗室，陜西 西安 710068；3.西安現(xiàn)代控制技術(shù)研究所，陜西 西安 710065)

圖形處理技術(shù)被廣泛應(yīng)用于電影、視頻、游戲以及動畫的制作等領(lǐng)域，而圖形處理系統(tǒng)(GPU)的出現(xiàn)極大地增加了SoC設(shè)計及驗證的復雜度。作為SoC對外的總線接口，PCI主機接口的設(shè)計實現(xiàn)的難度也隨之增加，并成為圖形處理SoC設(shè)計過程中的功能、性能以及進度保證的瓶頸。PCI主機接口結(jié)構(gòu)設(shè)計是否合理則會直接影響到圖形處理SoC的功能、性能以及進度的關(guān)鍵因素之一。文中闡述了一種基于圖形處理系統(tǒng)應(yīng)用的主機接口架構(gòu)。從圖形處理系統(tǒng)設(shè)計角度，提出了總線架構(gòu)下主機接口的設(shè)計，實現(xiàn)了圖形處理系統(tǒng)通過總線與CPU之間的交互，完成了主機通過配置通路對圖形處理系統(tǒng)的中斷控制以及主機通過調(diào)試通路加載命令解析程序等功能。在系統(tǒng)設(shè)計階段，有效提高了準確性和驗證的完備性。

圖形處理系統(tǒng)；主機接口；調(diào)試通路；配置通路

0 引 言

GPU系統(tǒng)的不斷發(fā)展使得計算機系統(tǒng)復雜度急速增加，前期設(shè)計測試驗證的難度也隨之增大[1-2]。

主機接口在GPU中的應(yīng)用，對GPU整體的功能、性能的提高起到了關(guān)鍵性的作用。對于GPU內(nèi)部而言，其內(nèi)部處理單元眾多，各個處理單元之間數(shù)據(jù)交互同樣異常復雜[3-4]。

主機接口作為圖形處理系統(tǒng)的外部接口，通過總線完成與外部處理器的通信功能[5]。實現(xiàn)客戶端與圖形處理系統(tǒng)間的OpenGL命令傳輸，以及模板、紋理等圖形數(shù)據(jù)的傳輸。另外，外部主機通過主機接口對圖形處理系統(tǒng)進行配置，從而實現(xiàn)圖形處理功能[6]。

1 主機接口設(shè)計

主機接口實現(xiàn)OpenGL命令和圖形數(shù)據(jù)的傳輸。實現(xiàn)主機對圖形處理系統(tǒng)內(nèi)部體系結(jié)構(gòu)寄存器的配置；PCI核后端邏輯與圖形處理器IP核流水線各級的接口關(guān)系，實現(xiàn)了二者之間的數(shù)據(jù)傳輸。最終完成外圍設(shè)備與PCI總線的連接，在CPU與圖形處理系統(tǒng)之間建立了快速通信鏈路，完成圖形處理系統(tǒng)中用戶可訪問寄存器的配置及CPU與圖形處理系統(tǒng)之間大批量數(shù)據(jù)傳輸?shù)裙δ躘7-8]。

主機接口架構(gòu)如圖1所示。

圖1 主機接口架構(gòu)圖

2 主機接口從通道設(shè)計

2.1 配置通路設(shè)計

配置通路實現(xiàn)PCI總線對圖形處理系統(tǒng)寄存器的讀寫訪問[9]。根據(jù)各個模塊的不同時鐘實現(xiàn)異步時鐘同步處理。配置通路架構(gòu)如圖2所示。

圖2 配置通路架構(gòu)圖

配置通路包括地址譯碼、時鐘同步以及寄存器實現(xiàn)。

主機發(fā)起寄存器訪問操作，經(jīng)過地址譯碼將寄存器訪問控制信號、數(shù)據(jù)及地址由總線時鐘同步到相應(yīng)時鐘域，并輸出至圖形處理系統(tǒng)各個模塊的寄存器接口[10]。

圖形處理系統(tǒng)的控制寄存器也在配置通路內(nèi)完成，這部分控制寄存器實現(xiàn)了圖形處理系統(tǒng)與總線的中斷機制以及基本控制功能。

2.2 調(diào)試通路設(shè)計

2.2.1 概 述

調(diào)試通路實現(xiàn)外部主機對圖形處理系統(tǒng)中命令處理單元和存儲管理與控制單元的數(shù)據(jù)讀寫訪問[11]。

調(diào)試通路架構(gòu)如圖3所示。

圖3 調(diào)試通路架構(gòu)

2.2.2 命令處理器通路設(shè)計

外部主機通過調(diào)試通路命令處理器通路將命令處理單元解析OpenGL命令所需的匯編指令寫入命令處理單元內(nèi)部緩存中，為避免訪問命令處理器與訪問存儲管理控制通路沖突，添加使能命令通路寄存器，以保證訪問命令處理器與訪問存儲管理與控制通路相互獨立，避免了測試及應(yīng)用中因通路互相影響引起功能問題。

訪問命令處理器通路時，支持主機單拍及Burst操作，在上電復位撤銷后，由主機加載命令解析程序，用來判斷、透傳OpenGL命令[12]。

2.2.3 存儲管理與控制通路設(shè)計

主機通過調(diào)試通路通過存儲控制與管理單元對外部存儲進行讀寫操作[13]。

主機訪問存儲管理與控制單元，由于作為調(diào)試通路，對存儲管理與控制單元而言，主機操作在其內(nèi)部仲裁時優(yōu)先級最低；所以為保證主機能夠正常對高速DDR進行讀寫操作，達到調(diào)試目的，在主機接口后端邏輯設(shè)計中需對讀操作進行獨立控制，以滿足主機發(fā)起讀寫操作時存儲管理與控制單元暫時未能正常響應(yīng)的條件[14]。

3 主設(shè)備通道設(shè)計

圖形處理系統(tǒng)通過主設(shè)備通路在命令處理單元和DMA控制單元之間建立快速數(shù)據(jù)傳輸鏈路，將繪圖命令和繪圖數(shù)據(jù)從外部主設(shè)備傳輸至圖形處理系統(tǒng)內(nèi)部，完成快速數(shù)據(jù)傳輸功能。

命令處理單元與DMA控制單元分別作為主設(shè)備請求總線時，完成主機端與圖形處理系統(tǒng)之間的大批量數(shù)據(jù)傳輸。

命令處理單元與DMA控制單元同時作為主設(shè)備時占用PCI總線的數(shù)據(jù)通路選擇功能。

主設(shè)備通路架構(gòu)如圖4所示。

圖4 主設(shè)備通路架構(gòu)圖

4 結(jié) 論

通過文中所述PCI主機接口的架構(gòu)設(shè)計，對GPU系統(tǒng)的設(shè)計驗證工作提出如下兩點：

(1)將針對GPU內(nèi)部各個運算單元的異步時鐘同步處理統(tǒng)一由PCI主機接口配置通路完成，在一定程度上保證了主機接口與GPU各個運算單元之間的寄存器接口保持了結(jié)構(gòu)上的統(tǒng)一，有效減少了后端設(shè)計、后仿真階段的工作量。

(2)調(diào)試通路的應(yīng)用使得主機能夠在設(shè)計初期完成對外部存儲資源的驗證。同樣，增加的由主機直接讀寫命令寄存器命令加載通路，能夠允許主機以更靈活地將命令處理單元解析OpenGL命令所需的匯編指令寫入命令處理單元內(nèi)部緩存中，在功能驗證的源頭

保證了命令解析的正確性，同時也增強了自主驗證的靈活性。

5 結(jié)束語

綜上所示，基于總線接口架構(gòu)的圖形處理系統(tǒng)，通過主機接口設(shè)計，將跨時鐘域統(tǒng)一處理，減輕了圖形處理系統(tǒng)各個邏輯運算單元的復雜度。通過調(diào)試通路的設(shè)計，主機能夠更加自由地加載命令解析程序，增加調(diào)試的靈活度。在系統(tǒng)設(shè)計初期能夠較完備地對圖形處理系統(tǒng)OpenGL命令的支持度進行驗證，訪問DDR能夠最大限度地保證圖形處理系統(tǒng)與DDR之間的數(shù)據(jù)可見性，便于前期調(diào)試以及后期芯片的測試。

[1] 蔡士杰，宋繼強，蔡 敏．計算機圖形學[M].第3版．北京：電子工業(yè)出版社，2007:10-21．

[2] 劉 鑫，許華榮.基于GPU的特征點提取與匹配算法比較[J].計算機輔助設(shè)計與圖形學學報，2013，25(10)：1496-1502.

[3] Wolf W． High performance embedded computing architectures,applications,and methodologies[M]．New York：Elsevier，2007．

[4] 徐新海，林宇裴，易 偉．CPU-GPGPU異構(gòu)體系結(jié)構(gòu)相關(guān)技術(shù)綜述[J]．計算機工程與科學，2009，31(A1)：24-26．

[5] PCI local bus specification revision 2.3[S].[s.l.]:[s.n.],2001.

[6] 馬安國，成 玉，唐遇星，等．GPU異構(gòu)系統(tǒng)中的存儲層次和負載均衡策略研究[J]．國防科技大學學報，2009，31(5)：38-43．

[7] 王 鵬，伊 鵬，金德鵬，等．基于三級存儲陣列緩存高速數(shù)據(jù)包及性能分析[J]．軟件學報，2005，16(12)：2181-2189．

[8] Wolberg G.Digital image warping[M].Los Alamitos California:IEEE Computer Society Press,1990:208-209.

[9] Danielsson P E,Hammerin M.High accuracy rotation of images[J].CVGIP,1992,54(4):340-344.

[10] 劉海華，陳心浩.異步非透明PCI-PCI橋的應(yīng)用研究[J].微計算機應(yīng)用,2006,27(4)：478-480.

[11] 張立倩,白鳳山.基于PCI總線的數(shù)據(jù)傳輸系統(tǒng)設(shè)計[J].內(nèi)蒙古大學學報:自然科學版,2005，36(1)：84-88.

[12] 張偉棟,王國慶,崔紅利.一種基于IP內(nèi)核的PCI總線接口設(shè)計方法研究[J].航空計算技術(shù),2008,38(5)：115-118．

[13] 賈 真，林 清.PCI總線應(yīng)用設(shè)計與研究[J]．現(xiàn)代電子技術(shù)，2008,31(10):85-87．

[14] 柳 鈺,梅策香,吳繼俠.PCI總線從設(shè)備控制器的設(shè)計與實現(xiàn)[J].微計算機信息,2009,25(7-2)：278-280.

Design and Application of Host Interface in Graphic Processing System

MA Chao1,2,WANG Ting1,2,TIAN Ze1,2,WANG Jing3

(1.Aeronautics Computing Technique Research Institute,Xi’an 710068,China;2.Aeronautics Science and Technology Key Laboratory of Integrate Circuit and Micro-system Design,Xi’an 710068,China;3.Xi’an Modern Control Technology Research Institute,Xi’an 710065,China)

Graphic processing techniques has been implemented in movie，video，game and cartoon industry.The implementation of Graphic Processing Unit (GPU) would hugely lead the design and verification of SoC to be more complex.As the only interface of GPU system,the design and implementation of PCI bus would also be paid more attention as it could be considered as the key point in improving the function,performance and project schedule guarantee.A structure of host interface based on graphic processing system application is proposed.According to the method,the data interactive between CPU and GPU via PCI Bus would be achieved.The function of interrupt controlling via configuration-channel and loading CMD program via debug-channel would also been achieved.This would enhance the completeness in verification and veracity in design.

graphic processing unit;host interface;debug channel;configuration channel

2015-06-16

2015-09-22

時間：2016-05-05

中國航空工業(yè)集團公司創(chuàng)新基金(2010BD63111)

馬 超(1984-)，男，工程師，研究方向為集成電路設(shè)計與驗證；田 澤,博士,研究員,中航首席技術(shù)專家，研究方向為SoC設(shè)計、嵌入式系統(tǒng)設(shè)計、VLSI設(shè)計。

http://www.cnki.net/kcms/detail/61.1450.TP.20160505.0814.006.html

TP39

A

1673-629X(2016)05-0125-03

10.3969/j.issn.1673-629X.2016.05.026