EDA及FPGA應用技術課程改革與實踐

王凱 周德新 崔海青

摘要：針對我校電子信息工程專業(yè)的“現(xiàn)代電子系統(tǒng)技術”課程學時少、實踐性強的特點，從教學內(nèi)容和方法、課程考核方式以及實踐教學環(huán)節(jié)三個方面進行了改革，提出了“研討式”教學方法，優(yōu)化了考核方式，強化了工程應用能力培養(yǎng)。實踐表明，改革提高了學生的實踐能力，取得了良好的教學效果。

關鍵詞：研討式教學；工程應用能力；教學改革

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2015）40-0151-02

我校電子信息工程專業(yè)的“現(xiàn)代電子系統(tǒng)技術”課程是該專業(yè)的主要專業(yè)基礎課之一，其課程內(nèi)容主要講解EDA技術以及FPGA設計技術，具有很強的實踐性。由于我校電子信息工程專業(yè)主要面向民航電子系統(tǒng)維修培養(yǎng)人才，為了適應民航人才的培養(yǎng)，學生需要學習除電子專業(yè)課程外的民航知識，因此對這門課程的學時進行了大幅壓縮。同時，工程教育改革和民航電子維修技術的發(fā)展對學生知識和能力的要求卻不斷提高，在學時壓縮的同時還將三分之一的學時用于課內(nèi)實驗，因此迫切需要對原課程教學內(nèi)容、教學方法和教學手段進行改革和建設，以有效解決學時壓縮與知識、能力和素質(zhì)培養(yǎng)之間的矛盾。

一、教學內(nèi)容和方法改革

課程組將“現(xiàn)代電子系統(tǒng)技術”教學內(nèi)容分解為：課堂講授、專題研討和工程實踐三個模塊。

EDA及FPGA應用技術的核心是如何使用HDL語言，借助EDA工具來完成復雜數(shù)字邏輯電路的設計[1]。這一部分的內(nèi)容主要采取課堂講授為主，并結合實踐教學環(huán)節(jié)，讓學生參與工程實踐。原先HDL設計部分分為組合電路設計及舉例、時序邏輯電路設計及舉例、HDL語言的語法總結和復雜系統(tǒng)設計四部分。由于學時的壓縮，將所舉的例子搬到實驗課上，讓學生自己編寫HDL程序去實現(xiàn)；同時復雜系統(tǒng)設計部分改為課程設計的內(nèi)容。這樣，課堂上只是講解組合、時序電路設計的基本方法，HDL語言的基本語法，將原先的學時大為壓縮。

在“現(xiàn)代電子系統(tǒng)技術”課程中，可編程邏輯器件結構這一部分的內(nèi)容相對比較枯燥，按照傳統(tǒng)的教學模式來進行授課，學生難以產(chǎn)生學習興趣，甚至由于對可編程邏輯器件結構摸不透、搞不懂，產(chǎn)生厭學情緒，影響整個課程的教學效果。

為了解決這些問題，引入“研討式”教學方式，讓學生事先通過圖書館、互聯(lián)網(wǎng)等多種信息渠道獲取資料，進而對資料進行整理、討論，以小組為單位，在課堂上采取研討的方式進行教學，激發(fā)了學生自主學習的興趣，同時有助于加強學生之間的團隊合作精神[2]。研討結束后，由教師對研討的內(nèi)容、知識點進行總結。這樣，原先需要8學時來講解的可編程邏輯器件結構內(nèi)容只需2～3學時即可完成，因為大部分學習時間都放在提前準備中了。

經(jīng)過幾年的教學實踐表明，每一屆學生在可編程邏輯器件結構部分的資料搜集時都要認真準備，在研討過程中要積極發(fā)言，學習完成后也就將這一部分的基本知識點全部掌握了。同時，電子技術一直在飛速發(fā)展，采取這種以學生為主的研討式，使得教學內(nèi)容一直能與電子技術發(fā)展保持同步。

除了可編程邏輯器件結構這一部分內(nèi)容之外，課程組還考慮將EDA技術的概論以及設計中的優(yōu)化方式等內(nèi)容也采用“研討式”的教學方式，以提高學生參與的深度，促進學生思考的廣度。

二、課程考核改革

課程組對課程的考核方式也進行了改革：將傳統(tǒng)的單一期末卷面考試的形式改為多種考核方式相結合的綜合評估，同時也將期末的卷面考試改為了開卷考試。

首先，考核的第一部分是期末卷面考試，這部分占綜合成績的40%，主要考查學生對基本概念的理解和應用能力。由于課程的核心是如何使用HDL語言來完成FPGA等可編程邏輯器件的設計，而并不拘泥于HDL本身的語法細節(jié)。因此將期末考試的形式改為了開卷考試，使學生將更多的精力用于設計本身，而不是對語法的記憶上。

其次，考核的平時成績占到了期末綜合成績的30%，這部分成績主要包括學生的出勤、作業(yè)和專題研討等。出勤部分相對占比不大，主要是平時作業(yè)和專題研討。以往的平時作業(yè)只是將要設計的電路，在紙上通過寫HDL程序來實現(xiàn)，最終也只能是“紙上談兵”。改革后的平時作業(yè)要求將設計的電路使用硬件實現(xiàn)，最終檢查的除了程序本身以外，還有相關工程文檔以及最終的實現(xiàn)電路。工程文檔包括設計說明書、程序代碼和仿真測試結果，而最終的實現(xiàn)電路則是在實踐環(huán)節(jié)所使用的開發(fā)板上完成。專題研討包括了可編程邏輯器件結構、可編程邏輯器件編程與配置和可編程邏輯器件測試三個專題，即是以上提到的“研討式”教學內(nèi)容，根據(jù)研討的情況給分。

最后，第三部分綜合成績是實踐成績，占比30%。這一部分主要是實踐教學環(huán)節(jié)的考核，考核的主要內(nèi)容就是平時作業(yè)的實現(xiàn)效果、實驗報告的撰寫以及實驗結果的分析等。對于實踐課程的考核，課程組采取預約方式，實施“一對一”考核。具體來說就是首先給學生20個左右的設計題，由學生自主選擇題目，自主選擇時間完成考核?？己藭r主要考查學生對設計開發(fā)過程的熟悉，而HDL代碼可以事先寫好。

三、實踐教學改革

EDA及FPGA應用技術是一門實踐性非常強的課程[3]，實驗學時也占到了總學時的三分之一，因此實踐教學環(huán)節(jié)對于該課程的教學效果影響至關重要。

改革前，該課程的實驗只是讓學生將HDL設計的程序進行仿真，分析仿真結果，這種方式與生產(chǎn)實踐相脫節(jié)。很多學生在學完課程之后仍然出現(xiàn)不具備設計能力、設計缺乏完整性等問題，關鍵是仿真教學不能引起學生十足的學習興趣。

隨著電子技術的發(fā)展，可編程邏輯器件的價格飛速下降，并且功能越來越強大，這就為實踐教學奠定了物質(zhì)基礎。課程改革的一項重要內(nèi)容就是使用可編程邏輯器件開發(fā)板完成設計，做到3～5人一組，每組能有一塊開發(fā)板可用于實驗。這樣，在實驗過程中就不再只是仿真，而是以“教學做”一體化的教學方式，完成HDL設計的教學。

可編程邏輯器件開發(fā)板直接使用USB接口下載程序和供電，這樣開發(fā)板在計算機房或?qū)W生宿舍就可以使用，而不像傳統(tǒng)的試驗箱那樣需要外接電源和昂貴的下載器。開發(fā)板上預留了開關量的輸入、輸出，輸入使用按鍵開關和撥碼開關，輸出使用LED燈，這樣可以完成簡單組合邏輯電路設計的實驗。同時，電路板上還有時鐘的輸入、蜂鳴器輸出以及動態(tài)掃描顯示的數(shù)碼管，可以支持完成時序邏輯電路的設計。

針對實驗學時不足的情況，為每個小組配備一塊開發(fā)板，整個學期都由學生保管，這樣學生可以利用課余時間完成實驗內(nèi)容，同時還能完成更多的開放性實驗[4]。更激勵了很多學生去完成電子設計競賽、創(chuàng)新創(chuàng)業(yè)設計等豐富多彩的實踐，使學生的實踐能力、動手能力都得到了大幅提升。

四、結語

本文針對我校電子信息工程專業(yè)的“現(xiàn)代電子系統(tǒng)技術”課程學時少、任務重的現(xiàn)狀和提高學生工程實踐能力的需求，對課程的教學方式和方法、考核方式以及實踐教學進行了改革，取得了較好的教學效果。學生不僅掌握了該課程的教學內(nèi)容，并在電子設計競賽、創(chuàng)新創(chuàng)業(yè)大賽等多項賽事中取得了優(yōu)異的成績。

參考文獻：

[1]吳大鵬，黃沛昱.“電子系統(tǒng)綜合設計”課程建設探索[J].電氣電子教學學報，2014，36（6）：41-43.

[2]苗東利，雷佑安.研討式教學在高校教學中的應用[J].大學教育，2013，（1）：131-132.

[3]潘松，黃繼業(yè).EDA技術實用教程[M].北京：科學出版社，2006.

[4]劉喬壽，黃沛昱.電子信息類開放實驗教學模式探索與實踐[J].實驗室研究與探索，2013，32（7）：157-160，201.