一種船用導(dǎo)航雷達(dá)回波高分辨顯示裝置的設(shè)計

汪永軍，閆馮軍，莫紅飛，張宏財

（中國電子科技集團(tuán)公司第38研究所，合肥 230088）

0 引 言

數(shù)據(jù)處理單元作為船用導(dǎo)航雷達(dá)系統(tǒng)中的核心部分，完成對導(dǎo)航雷達(dá)上單元的工作模式控制、回波的采集和信號處理、雷達(dá)圖像的顯示控制。高分辨率回波圖形顯示是系統(tǒng)的難點(diǎn)，現(xiàn)有的雷達(dá)數(shù)據(jù)處理系統(tǒng)的顯示控制方案一般可以分為2種。第1種是基于嵌入式“信號處理器（DSP）＋微處理器”方案［1］，DSP負(fù)責(zé)雷達(dá)上單元數(shù)據(jù)的采集和處理，處理后的數(shù)據(jù)通過高速接口傳送給微處理器。微處理器中自帶硬件的顯示控制器，可以驅(qū)動顯示繪圖陣列（VGA）、高清晰多媒體接口（HDMI）等通用接口的顯示器顯示圖像。第2種是基于“FPGA＋SDRAM＋微處理器”的解決方案［2］，F(xiàn)PGA先對模擬數(shù)字轉(zhuǎn)換器（ADC）后的雷達(dá)回波數(shù)據(jù)進(jìn)行處理，處理后的數(shù)據(jù)保存于外部同步動態(tài)隨機(jī)存儲器（SDRAM）中。微處理器運(yùn)行操作系統(tǒng)和雷達(dá)圖形用戶接口（GUI）軟件，完成字符標(biāo)志界面（二次顯示圖像）的處理，通過微處理器和FPGA間的內(nèi)存映射接口，將二次顯示圖像信息送往FPGA，在FPGA中完成雷達(dá)回波數(shù)據(jù)和二次顯示圖像的疊加處理，F(xiàn)PGA再產(chǎn)生符合顯示器要求的顯示控制時序，將視頻數(shù)據(jù)送到顯示接口，實(shí)現(xiàn)圖像顯示。

以上2種方法都存在明顯的缺點(diǎn)，“DSP＋微處理器”架構(gòu)簡單，DSP完成數(shù)據(jù)處理后，傳送給微處理器顯示。但DSP不容易實(shí)現(xiàn)時序邏輯控制，且微處理器自帶的顯示控制器性能較弱，只能滿足低分辨率顯示，DSP和微處理器之間大量的回波數(shù)據(jù)傳輸也容易產(chǎn)生瓶頸?！癋PGA＋SDRAM＋微處理器”架構(gòu)在FPGA內(nèi)部實(shí)現(xiàn)視頻疊加算法和顯示驅(qū)動時序，不受微處理器本身自帶顯示控制器的限制，可以實(shí)現(xiàn)高分辨率的顯示。但是用FPGA實(shí)現(xiàn)視頻疊加算法和顯示驅(qū)動時序非常復(fù)雜，難度很大，修改不便，升級維護(hù)困難。

1 FPGA＋ARM系統(tǒng)架構(gòu)

1.1 系統(tǒng)架構(gòu)描述

設(shè)計一種更加簡單的系統(tǒng)架構(gòu)，滿足船用導(dǎo)航雷達(dá)數(shù)據(jù)處理的所有功能，并且能實(shí)現(xiàn)高分辨率的回波顯示。在同一硬件平臺上，通過軟件模塊的修改或裁減，可以滿足不同分辨率的顯示需求，也可滿足船用導(dǎo)航雷達(dá)的高、中、低端配置，更容易升級和維護(hù)。如圖1所示，船用導(dǎo)航雷達(dá)數(shù)據(jù)處理單元采用“FPGA＋ARM處理器”的系統(tǒng)架構(gòu)，支持高分辨率顯示器，該架構(gòu)簡單清晰。

圖1 “FPGA＋ARM”架構(gòu)

1.2 系統(tǒng)工作流程

系統(tǒng)工作流程框圖如圖2所示，ADC模塊采集雷達(dá)上單元的模擬回波，并將采樣的數(shù)字信號送入FPGA，在FPGA完成回波的去噪聲畸值、峰選／插值、信號處理、回波擴(kuò)展、回波數(shù)據(jù)打包、先進(jìn)先出（FIFO）回波緩存等功能。ARM處理器調(diào)用直接存儲器訪問（DMA）讀取回波數(shù)據(jù)，完成極坐標(biāo)向直角坐標(biāo)的轉(zhuǎn)換，然后更新回波層畫面。作為通用型的船用導(dǎo)航雷達(dá)數(shù)字化處理平臺，需要在FPGA和ARM平臺上完成船用導(dǎo)航雷達(dá)數(shù)字終端的所有功能。

圖2 基于ARM平臺船用導(dǎo)航雷達(dá)回波高分辨顯示處理流程框圖

ARM處理器平臺除了需要完成高分辨率的回波顯示外，還要完成自動雷達(dá)標(biāo)繪儀（ARPA）目標(biāo)跟蹤及字體符號層畫面更新、接入外部傳感器（GPS、羅經(jīng)、艦船識別系統(tǒng)（AIS）、計程儀）數(shù)據(jù)及IEC61162格式解析、人機(jī)交互操作命令響應(yīng)、電子海圖層畫面更新和刻度線層畫面更新。FPGA還要完成點(diǎn)跡提取、點(diǎn)跡數(shù)據(jù)打包和FIFO點(diǎn)跡緩存，然后通過輸入／輸出（I／O）將數(shù)據(jù)傳輸給 ARM 處理器。

1.3 關(guān)鍵技術(shù)要求

FPGA的邏輯資源和RAM資源要足夠，內(nèi)部的RAM資源足夠回波數(shù)據(jù)和點(diǎn)跡數(shù)據(jù)的緩存。ARM處理器自帶的顯示控制器分辨率可以達(dá)到1 600×1 200以上，這是滿足高分辨率回波顯示的基本條件，利用ARM處理器自帶的高分辨顯示控制器比在FPGA中設(shè)計顯示控制接口難度降低很多，而且性能和可靠性得到保證。

利用ARM處理器實(shí)現(xiàn)高分辨回波顯示，需要采用多種方式降低中央處理器（CPU）資源占用，提高CPU使用的效率。具體措施如下：（a）調(diào)用DMA控制器讀取回波數(shù)據(jù)，可降低CPU資源占用；（b）極坐標(biāo)轉(zhuǎn)換直角坐標(biāo)過程中，有大量的三角函數(shù)和乘法運(yùn)算，將運(yùn)算后的直角坐標(biāo)數(shù)據(jù)作為二維矩陣保存在緩存中，極坐標(biāo)通過查找表映射的方式獲得對應(yīng)的直角坐標(biāo)值，避免了大量的運(yùn)算，極大降低了CPU資源占用；（c）顯示器畫面分層更新，整個視窗由底至上分為5層：刻度線層、電子海圖層、回波層、字體符號層、人機(jī)界面層。只有每層的數(shù)據(jù)改變時，才更新相應(yīng)層的畫面，其他層畫面保持不變，也可極大降低CPU資源占用。

2 功能模塊實(shí)現(xiàn)

2.1 去噪聲畸值

FPGA接收ADC模塊的原始回波，首先經(jīng)過“去噪聲畸值”模塊處理，濾除奇異值?；舅枷胧菍⒗走_(dá)休止期的采樣值求平均，得到的數(shù)值即是系統(tǒng)噪聲平均值N，采集樣本數(shù)越大，平均值越穩(wěn)定。噪聲范圍大約在N＋7和N－7之間，假如采樣目標(biāo)回波寬度至少有M個數(shù)值點(diǎn)，因此，去噪聲的準(zhǔn)則為：“只有采樣數(shù)值大于N＋7，且連續(xù)超過M個數(shù)值才認(rèn)為是正?；夭ǎ駝t作為奇異值剔除”。

2.2 峰選／插值

峰選／插值模塊將不同量程下采樣的回波映射到屏幕600個像素上。船用導(dǎo)航雷達(dá)的量程范圍一般為0.125～96 nm，不同量程下的采樣數(shù)據(jù)量差異很大，假如屏幕上用于回波顯示的像素半徑為600個，則不論采樣數(shù)據(jù)量的大小，均要映射到600個像素上顯示，對于小量程（如0.125 nm），則要插值補(bǔ)充至600個。對于大量程（如96 nm），則將數(shù)據(jù)分為600段，然后再選每段的最大值，完成數(shù)據(jù)的抽取工作。

2.3 信號處理

信號處理模塊完成有用信號的提取，無用雜波的抑制，主要包括：回波視頻積累，提高信噪比；恒虛警處理，抑制虛假目標(biāo)；同頻干擾抑制，避免受同頻率雷達(dá)輻射影響；海浪抑制，抑制海雜波；雨雪抑制，抑制雨雪雜波；增益調(diào)節(jié)，調(diào)節(jié)目標(biāo)輸出的切割門限，切割門限以上輸出，切割門限以下不輸出。

2.4 回波擴(kuò)展

回波擴(kuò)展模塊用于擴(kuò)大目標(biāo)在屏幕上顯示，方便觀察。逐次判斷回波在距離向的值，當(dāng)目標(biāo)的幅度值增加時，大于N＋7即認(rèn)為目標(biāo)開始；當(dāng)目標(biāo)的幅度值減小時，小于N＋7即認(rèn)為目標(biāo)結(jié)束。當(dāng)目標(biāo)結(jié)束時，將前一個像素的幅度值賦值給后續(xù)的m個像素，目標(biāo)在屏幕上的顯示即可增加m個像素。

2.5 回波數(shù)據(jù)打包

回波數(shù)據(jù)打包模塊將每個觸發(fā)的采樣數(shù)據(jù)按照傳輸協(xié)議編排，編排規(guī)則為：為了減小FPGA與ARM之間傳輸?shù)臄?shù)據(jù)量，將8 bit采樣值的映射為顯示類型2 bit，當(dāng)采樣幅度值大于N＋7，則認(rèn)為目標(biāo)存在，對應(yīng)的像素位置賦值“11”；當(dāng)采樣幅度值在N＋7～N－7范圍內(nèi)，則認(rèn)為是系統(tǒng)噪聲，對應(yīng)的像素位置賦值“10”；當(dāng)回波幅度值在N－7以下時，認(rèn)為是清潔區(qū)，對應(yīng)的像素位置賦值“00”。這樣，數(shù)據(jù)量可以降低為原來的1／4。ARM處理器將顯示類型“11”用高亮度顯示，表示目標(biāo)回波；顯示類型“10”用較低亮度顯示，表示背景噪聲；顯示類型“00”，用無亮度顯示，表示清潔區(qū)。

2.6 FIFO數(shù)據(jù)緩存

FIFO緩存模塊保存回波數(shù)據(jù)，使用FPGA內(nèi)部RAM資源，F(xiàn)IFO容量為16 kbit，位寬16 bit，當(dāng)FIFO容量半滿時，發(fā)出中斷信號，觸發(fā)ARM處理器讀取回波數(shù)據(jù)，ARM調(diào)用DMA控制器讀取FIFO數(shù)據(jù)，可以降低CPU的負(fù)擔(dān)。

2.7 坐標(biāo)轉(zhuǎn)換

坐標(biāo)轉(zhuǎn)換模塊是將極坐標(biāo)轉(zhuǎn)換為直角坐標(biāo)。極坐標(biāo)轉(zhuǎn)換直角坐標(biāo)過程中，有大量的三角函數(shù)和乘法運(yùn)算，實(shí)時浮點(diǎn)運(yùn)算占用大量的CPU資源。因此，ARM處理器上電運(yùn)行時，將方位和距離向組成二維數(shù)組，運(yùn)算后的直角坐標(biāo)數(shù)據(jù)緩存在二維矩陣中，雷達(dá)回波的極坐標(biāo)通過查找表映射的方式獲得對應(yīng)的直角坐標(biāo)值，避免了大量的運(yùn)算，極大地降低了CPU資源占用。最后在回波層進(jìn)行圖像更新。

2.8 點(diǎn)跡提取

點(diǎn)跡提取模塊用于從回波中提取數(shù)據(jù)點(diǎn)，首先判斷回波的開始沿和結(jié)束沿，然后進(jìn)行距離向和方位向凝聚，1個目標(biāo)回波只有1個點(diǎn)跡，點(diǎn)跡包含方位和距離信息。然后數(shù)據(jù)打包，再進(jìn)入FIFO緩存模塊保存，當(dāng)FIFO容量半滿時，發(fā)出中斷信號，觸發(fā)ARM讀取回波數(shù)據(jù)，因點(diǎn)跡數(shù)據(jù)量比回波小很多，ARM通過IO口讀取點(diǎn)跡數(shù)據(jù)。

2.9 ARPA 目標(biāo)跟蹤［3］

ARPA跟蹤模塊是ARM處理器主要功能之一，ARM處理器接收點(diǎn)跡數(shù)據(jù)后，建立軟件雜波圖，然后根據(jù)最近鄰域法進(jìn)行點(diǎn)跡距離相關(guān)和方位相關(guān)，濾除雜波點(diǎn)，建立臨時航跡，如果連續(xù)幾個點(diǎn)跡相關(guān)，即可確認(rèn)為正式航跡，在屏幕輸出顯示，更新字體符號層的航跡信息。

2.10 IEC61162接口協(xié)議解析

IEC61162接口協(xié)議解析模塊完成GPS、羅經(jīng)、AIS、計程儀等傳感器數(shù)據(jù)的接入?，F(xiàn)代的船用導(dǎo)航雷達(dá)功能豐富，除了目標(biāo)探測發(fā)現(xiàn)外、還有定位、導(dǎo)航、航行管理、電子海圖等功能，GPS和羅經(jīng)數(shù)據(jù)是ARPA跟蹤模塊正常工作的前提。AIS數(shù)據(jù)可以在圖形界面顯示或不顯示，也可以參與ARPA跟蹤二次融合處理。

2.11 電子海圖層畫面更新

電子海圖層用于顯示船舶所在位置地理信息，通常包括海岸線、燈塔、水深、沉船區(qū)、拋錨區(qū)，當(dāng)船舶移動時，電子海圖根據(jù)GPS位置實(shí)時更新電子海圖層畫面，為了降低CPU資源占用，只有當(dāng)船舶所處的經(jīng)緯度位移超過一定閾值時，才更新電子海圖畫面。

2.12 人機(jī)交互操作命令處理

人機(jī)交互操作處理模塊響應(yīng)鍵盤和鼠標(biāo)的輸入命令，雷達(dá)操縱人員可以使用雷達(dá)專用鍵盤操作，也可以使用鼠標(biāo)操作，二者互為備份。操作菜單分為3類：顯示菜單，功能菜單，安裝菜單。

2.13 刻度線層畫面更新

刻度線層作為背景顯示距離圈和方位線，改變顯示量程、調(diào)節(jié)距標(biāo)圈和電子方位線時，更新刻度線層畫面。

3 結(jié)束語

在Linux操作系統(tǒng)平臺下，采用“FPGA＋ARM”系統(tǒng)架構(gòu)，實(shí)現(xiàn)了船用導(dǎo)航雷達(dá)系統(tǒng)的完整功能，每個模塊功能的實(shí)現(xiàn)方法得到驗證，高分辨率的回波顯示如圖3所示。通用的硬件平臺可以廣泛適應(yīng)于高中低端不同的應(yīng)用需求。

圖3 基于ARM平臺高分辨回波顯示

［1］陳燕.船載導(dǎo)航雷達(dá)的嵌入式軟件設(shè)計［D］.杭州：浙江大學(xué)，2006.

［2］王恒心.基于FPGA的嵌入式導(dǎo)航雷達(dá)顯示系統(tǒng)［D］.武漢：武漢科技大學(xué)，2007.

［3］穆曄.船用導(dǎo)航雷達(dá)ARPA跟蹤算法研究［D］.上海：上海交通大學(xué)，2007.