高速低功耗雙尾比較器的設(shè)計(jì)

任志德，郭春生

（北京工業(yè)大學(xué)電子信息與控制工程學(xué)院，北京 100124）

隨著人們對(duì)便攜式電子器件需求的不斷增加，對(duì)器件的功耗、工作電壓、響應(yīng)速度等性能的要求也越來(lái)越嚴(yán)格。器件能工作在低壓的優(yōu)勢(shì)在于電池的面積和重量均可相對(duì)減小，低功耗可延長(zhǎng)工作在高頻的電池壽命等［1-2］。模數(shù)轉(zhuǎn)換器是大多數(shù)電子器件中不可或缺的電路模塊，比較器卻是應(yīng)用在模數(shù)轉(zhuǎn)換器中最基本的一個(gè)子模塊。比較器的速度、延時(shí)、功耗等性能在一定程度上也制約著整個(gè)電子器件的性能。

比較器是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的關(guān)鍵模塊，它將一個(gè)模擬電壓信號(hào)與一個(gè)基準(zhǔn)電壓相比較，當(dāng)輸入電壓大于基準(zhǔn)電壓時(shí)，對(duì)應(yīng)輸出二進(jìn)制數(shù)字信號(hào)1，反之輸出數(shù)字0。并且當(dāng)輸入電壓的差值增大或者減小時(shí)，其輸出電壓的差值保持恒定不變。由于電路結(jié)構(gòu)的復(fù)雜以及MOS器件的不匹配和延時(shí)的存在導(dǎo)致了比較器的速度、功耗等重要指標(biāo)面臨著巨大挑戰(zhàn)。此外，隨著芯片幾何尺寸的逐漸減小，低壓操作也顯得至關(guān)重要。然而帶有雙尾結(jié)構(gòu)的比較器恰能解決以上問(wèn)題，它在低壓應(yīng)用中具有更好的綜合性能。

1 雙尾比較器

對(duì)于一個(gè)實(shí)際的比較器來(lái)說(shuō)，很難實(shí)現(xiàn)滿幅輸入輸出的軌到軌操作，但可利用電容對(duì)輸入進(jìn)行簡(jiǎn)單的去耦來(lái)實(shí)現(xiàn)軌到軌操作［3］，但這種方法不僅增加了生產(chǎn)成本，而且由于其C-V特性中體現(xiàn)出了很強(qiáng)的非線性和很大的噪聲干擾，因此這種方法并沒(méi)有得到廣泛應(yīng)用［4］。圖1是一個(gè)高速低功耗的雙尾比較器［5］，這種設(shè)計(jì)結(jié)構(gòu)避免了基于電容的輸入網(wǎng)絡(luò)，且既能提高電路的驅(qū)動(dòng)能力（提高了電流），又能提高鎖存器的再生速度［6］。為獲得更大的鎖存器再生速度，將兩個(gè)控制晶體管T9和T10以交叉耦合的方式分別并聯(lián)在了T8和T11的兩邊。當(dāng)時(shí)鐘為低電平（Clock=0）時(shí)，比較器處于復(fù)位模式，晶體管T1和T16均處于截止?fàn)顟B(tài)以避免產(chǎn)生靜態(tài)功耗，此時(shí)T8和T11導(dǎo)通，可將節(jié)點(diǎn)N1、N2迅速拉升至電源電壓Vdd，因此T9和T10也處于截止?fàn)顟B(tài)。對(duì)于晶體管T4和T7，其柵端電壓均為Vdd，因此都處于導(dǎo)通狀態(tài)，進(jìn)而將兩個(gè)輸出端（T4和T7的漏端）拉低至Vss。當(dāng)時(shí)鐘為高電平（Clock=1）時(shí)，比較器處于再生模式，此時(shí)T1和T16均處于導(dǎo)通狀態(tài)，但在時(shí)鐘變?yōu)楦唠娖降乃查g，節(jié)點(diǎn)N1、N2仍為高電平Vdd，因此在此瞬間 T8、T9、T10、T11、T14、T15均截止，此后，節(jié)點(diǎn)N1、N2的電壓會(huì)隨Vin和Vref的不同而有不同程度的下降。如果Vref大于Vin，則節(jié)點(diǎn)N1的電壓值下降的要比節(jié)點(diǎn)N2快，因?yàn)門(mén)15提供的電流要比T14的大，導(dǎo)致節(jié)點(diǎn)N1被拉低的速度更快一些。反之亦然!晶體管T17～T24組成一個(gè)SR鎖存器，為比較電路提供穩(wěn)定性。前一級(jí)的輸出作為SR鎖存器的輸入，Vout1與Vout2是比較器最終的兩個(gè)輸出端。

圖1 傳統(tǒng)雙尾比較器結(jié)構(gòu)圖

雖然此款雙尾比較器在低壓操作中擁有較好的綜合性能，但對(duì)其電路結(jié)構(gòu)還可做進(jìn)一步簡(jiǎn)化和改善，在速度和功耗等指標(biāo)上仍有不小的提升空間。

2 改進(jìn)的雙尾比較器

電路的改進(jìn)思路主要是通過(guò)增加交叉耦合式的正反饋通路提高比較器的速度，通過(guò)減少電源到地的支路條數(shù)和電路中器件的個(gè)數(shù)來(lái)降低功耗。圖中主要由一個(gè)CMOS鎖存電路和一個(gè)SR鎖存電路構(gòu)成。其中CMOS鎖存電路由晶體管T1～T12構(gòu)成，SR 鎖存電路由晶體管 T13～T20構(gòu)成。晶體管T1和T12是鎖存電路的延伸雙尾。CMOS鎖存電路用來(lái)分辨哪一個(gè)輸入信號(hào)較大，并對(duì)輸入的信號(hào)差值進(jìn)行放大［7］。當(dāng)Clock1為低電平時(shí)，T1和T12導(dǎo)通，當(dāng)其為高電平時(shí)（復(fù)位模式）晶體管T1和T12關(guān)斷。由于這種拓?fù)浣Y(jié)構(gòu)具有較少的MOS管層疊堆積，因此與以往其他的動(dòng)態(tài)比較器相比，其具有更低的操作電壓［5-7］。而對(duì)于圖2的雙尾比較器，當(dāng)Clock1為高電平時(shí)，復(fù)位階段被激活，這意味著T1和T12都關(guān)閉，避免了靜態(tài)功耗的產(chǎn)生。而Clock2作為采樣開(kāi)關(guān)被放置在比較器的輸入之前，并具有兩倍的輸入信號(hào)頻率。在再生階段，這些開(kāi)關(guān)均導(dǎo)通，電路的其余輸入斷開(kāi)［8］。晶體管 T8～T11形成 NMOS 再生電路。T3和T4是 PMOS 開(kāi)關(guān)，T8和 T11是 NMOS開(kāi)關(guān)，影響切換時(shí)間，可以大大提高比較器響應(yīng)速度［9-10］。晶體管T13～T20構(gòu)成一個(gè)SR鎖存器，充當(dāng)一個(gè)存儲(chǔ)器，在一個(gè)時(shí)鐘周期內(nèi)可保持輸出數(shù)值不變。此SR鎖存器作為模擬輸入和數(shù)字輸出的銜接部分，為比較電路提供了較好的穩(wěn)定性。

圖2 改進(jìn)的雙尾比較器結(jié)構(gòu)圖

3 仿真與對(duì)比

采用Microwind 3.1工具90 nm工藝技術(shù)在不同的輸入信號(hào)頻率下對(duì)此雙尾比較器進(jìn)行了仿真，滿幅電壓為1.2 V，軌到軌輸入擺幅為0～1.2 V，取Vref=0.6 V。仿真時(shí)長(zhǎng)設(shè)定為10 ns，對(duì)于每一個(gè)不同頻率的輸入信號(hào)而言，圖1中的采樣時(shí)鐘Clock和圖2中的Clock2的頻率均是輸入信號(hào)的2倍，以此來(lái)保證電路的正常采樣。

通過(guò)仿真可知，該雙尾比較器較適合的工作頻率范圍為175 MHz～2.5 GHz。其輸入信號(hào)帶寬可達(dá)2.3 GHz，而之前的傳統(tǒng)雙尾比較器的輸入信號(hào)帶寬一般為1.7 GHz左右。當(dāng)比較器工作在0～200 MHz內(nèi)時(shí)，傳統(tǒng)比較器的功耗以及功耗延時(shí)積稍優(yōu)于本設(shè)計(jì)［11］。但當(dāng)輸入信號(hào)大于200 MHz以后，本設(shè)計(jì)體現(xiàn)出了明顯優(yōu)勢(shì)。首先對(duì)于功耗的比較，當(dāng)輸入信號(hào)頻率小于350 MHz時(shí)，傳統(tǒng)比較器的功耗要優(yōu)于本設(shè)計(jì)，當(dāng)大于350 MHz時(shí)，本設(shè)計(jì)功耗明顯優(yōu)于傳統(tǒng)比較器。且隨著工作頻率的增加，其節(jié)省的功耗也越來(lái)越大。具體比較如表1所示。

表1 改進(jìn)前后功耗對(duì)比

然而功耗并不是衡量比較器電路好壞的唯一因素，我們對(duì)其延時(shí)和功耗延時(shí)積（PDP）也做了進(jìn)一步的仿真和計(jì)算，其中功耗延時(shí)積是數(shù)字電子中衡量電路性能好壞的一個(gè)重要品質(zhì)因數(shù)［12］。圖3是輸入信號(hào)頻率在1 GHz時(shí)的仿真圖，在此頻率下，每個(gè)開(kāi)關(guān)管的平均延時(shí)是91.2 ps，功耗為69.17μW，電路中共有18個(gè)晶體管，因此電路的功耗延時(shí)積（PDP）為35.05×10-17J。比傳統(tǒng)比較器提高了約53.25%的PDP性能。

圖3 輸入信號(hào)為1 GHz時(shí)的仿真結(jié)果

不同輸入信號(hào)頻率下的PDP的比較如表2所示。

表2 改進(jìn)前后延時(shí)與PDP對(duì)比表

從175 MHz增至200 MHz期間，傳統(tǒng)比較器有較好的功耗延時(shí)積，在200 MHz時(shí)改進(jìn)的比較器和傳統(tǒng)的比較器的PDP均約為100×10-17J。當(dāng)輸入信號(hào)頻率大于200 MHz以后，本設(shè)計(jì)的PDP開(kāi)始呈現(xiàn)明顯優(yōu)勢(shì)，傳統(tǒng)雙尾比較器的最高工作頻率約為1.7 GHz，而改進(jìn)后的雙尾比較器最高工作頻率可達(dá)2.5 GHz。

4 結(jié)束語(yǔ)

當(dāng)該款雙尾比較器工作在高頻段時(shí)，速度、功耗、PDP等性能方面均有明顯改善。其擁有2.3 GHz的輸入信號(hào)帶寬，最高輸入信號(hào)頻率可達(dá)2.5 GHz，最多可節(jié)省43.94%的功耗和63.7%的PDP性能。但當(dāng)其工作在低頻段時(shí)，其性能沒(méi)有體現(xiàn)明顯優(yōu)勢(shì)，這也是本設(shè)計(jì)的缺點(diǎn)所在，這有待于我們今后進(jìn)一步研究和探索。綜上所述，本設(shè)計(jì)更適用于高速、低功耗的模數(shù)轉(zhuǎn)換電路之中。

［1］Peluso V，Vancorenland P，Marques A M.A 900 mV Low-Power ΣΔ A/D Converter with 77 dB Dynamic Range［J］.IEEE Journal of Solid-State Circuits，1998，33：1887-1897.

［2］Roh H，Choi Y，Roh J.A 89 dB DR 457 W 20 kHz Bandwidth Delta-Sigma Modulator with Gain-Boosting OTAs［J］.Analog Inte?grated Circuits and Signals Processing，2010，64：173-182.

［3］Wu J.T，Wooley B A.A 100 MHz Pipelined CMOS Comparator［J］.IEEE Journal Solid-State Circuits，1988，23（6）：1379-1386.

［4］Rivoir R，Maloberti F.A 1 mV Resolution，10 MS/s Rail-to-Rail Comparator in 0.5 μm Low-Voltage CMOS Digital Process［C］//IEEE International Symposium on Circuits and Systems，1997：461-464.

［5］Babayan-Mashhadi S，Reza Lotfi.Analysis and Design of a Low-Voltage Low-Power Double-Tail Comparator［J］.IEEE Transac?tions on Very Large Scale Integration Systems，2013，22（22）：343-352

［6］Khosrov D S.A New Offset Cancelled Latch Comparator for High-Speed，Low-Power ADCs［C］//IEEE Asia Pacific Conference on Circuits and Systems，2010：13-16.

［7］Wang Riyan，Li Kaihang，Zhang Jianqin.A High-Speed High-Res?olution Latch Comparator for Pipeline Analog-to-Digital Convert?ers［C］//IEEE International Workshop，2007：28-31.

［8］Figueiredo P M，Vital J C.Low Kickback Noise Techniques for CMOS Latched Comparators［C］//International Symposium on Cir?cuits and Systems，2004（1）：537-540.

［9］Le H P，Zayegh A，Singh J.Performance Analysis of Optimized CMOS Comparator［J］.Electronics Letters，May 2003，39：833-835.

［10］Gray P R，Hurst P J，Lewis S H.Analysis and Design of Analog In?tegrated Circuits［M］.John Wiley and Son Iuc，USA，2009，5th editon.

［11］Moghaddam M，Ghaznavi M B.Ghoushchi.A New Low Power De?lay Product，Low-Area，Parallel Prefix Adder With Reduction of Graph Energy［C］//19th Iranian Conference on Electrical Engi?neering，May 2011：1-6.

［12］Chuang P，Li D，Sachdev M.A Low-Power High-Performance Sin?gle-Cycle Tree-Based 64 Bit Binary Comparator［J］.IEEE Trans?actions on Circuits and Systems II：Express Briefs，2012，59（2）：108-112.

任志德（1987-），男，漢族，遼寧省鐵嶺市，北京工業(yè)大學(xué)碩士研究生，研究方向?yàn)槟M集成電路設(shè)計(jì)，756859945@qq.com；

郭春生（1980-），男，副教授，碩導(dǎo)，于北京工業(yè)大學(xué)工作，主要從事半導(dǎo)體器件結(jié)溫實(shí)時(shí)測(cè)量及結(jié)溫控制、加速壽命試驗(yàn)、失效分析等可靠性研究，10461935@qq.com。