抗干擾AC/DC開關(guān)電源芯片的研究與設(shè)計(jì)

杜　斌

(桂林長(zhǎng)海發(fā)展有限責(zé)任公司軍工事業(yè)部發(fā)射室，廣西541000)

?

抗干擾AC/DC開關(guān)電源芯片的研究與設(shè)計(jì)

杜斌

(桂林長(zhǎng)海發(fā)展有限責(zé)任公司軍工事業(yè)部發(fā)射室，廣西541000)

AC/DC開關(guān)電源轉(zhuǎn)換器以其價(jià)格、效率、體積等優(yōu)勢(shì)在小功率電源領(lǐng)域得到了廣泛應(yīng)用。電腦、顯示器、路由器、移動(dòng)設(shè)備都離不開AC/DC開關(guān)電源[1]。經(jīng)過數(shù)十年的發(fā)展，開關(guān)電源的功率、工作頻率等都大幅提升，但是由于電源中的電流和電壓不能突變，所以在交替過程中會(huì)產(chǎn)生功率損耗。研究表明，此損耗與頻率成線性關(guān)系，因此電源工作頻率越高，損耗也就更大。

近些年來，隨著新能源技術(shù)的飛速發(fā)展，研發(fā)一種高效節(jié)能、使用年限長(zhǎng)的電源芯片勢(shì)在必行[2]。從需求來看，電源發(fā)展趨于智能化、集成化、數(shù)字化、微型化、高頻化等方向[3]。本文基于AC/DC開關(guān)電源轉(zhuǎn)換器的工作原理，設(shè)計(jì)了一種PFM型恒流恒壓模式抗干擾AC/DC適配器。設(shè)計(jì)中發(fā)現(xiàn)誤差放大器對(duì)整個(gè)電源芯片的精度影響很大，據(jù)此提出一種組合式的誤差放大器。設(shè)置兩條不同增益的誤差放大電流，分別為40倍和400倍，將輕載到滿載的電壓輸出降低到40 mV。減少了LEB結(jié)束與開關(guān)斷開的時(shí)間差，使安全性能提高。經(jīng)過試驗(yàn)測(cè)量，發(fā)現(xiàn)本電源芯片抗ESD能力達(dá)到10 kV，性能穩(wěn)定。

圖1　AC/DC開關(guān)電源電路結(jié)構(gòu)Figure 1　Circuit structure of AC/DC switch power

1AD/DC開關(guān)電源工作原理

AC/DC開關(guān)電源輸入信號(hào)為低頻交流電壓，輸出信號(hào)為直流電壓和電流，中間的轉(zhuǎn)換過程通過整流電路和濾波器完成。由于開關(guān)電源極易受到干擾，一般都是隔離放置。電路內(nèi)部還需要升壓裝置，故器件本身體積較大。

圖2　電源芯片內(nèi)部系統(tǒng)框架Figure 2　Inside system framework of power chip

其工作原理是[4]：交流信號(hào)首先經(jīng)過橋式整流器和PFC功率校正器，再經(jīng)過EMI濾波器變成類直流信號(hào)，隨后經(jīng)過升壓裝置進(jìn)行耦合傳輸，開關(guān)導(dǎo)管完成信號(hào)輸出。開關(guān)電源一次傳遞的能量由PFM控制開關(guān)的占空比確定，在輸出端完成整流后實(shí)現(xiàn)AC/DC轉(zhuǎn)換。其電路結(jié)構(gòu)示意圖見圖1。

圖3誤差放大器電路

圖4　改進(jìn)的誤差放大器電路圖Figure 4　Circuit diagram of improved error amplifier

上述系統(tǒng)一般通過光耦合將輸出的電壓信號(hào)反饋給電源芯片，圖1中的電壓信號(hào)以原邊反饋形式輸出。電源芯片負(fù)責(zé)求出參考電壓信號(hào)與反饋電源信號(hào)的誤差，并通過誤差放大器將其放大。此誤差為控制系統(tǒng)工作頻率和脈沖寬度的信號(hào)，直接決定占空比和傳遞能量的大小。

根據(jù)本文的相關(guān)要求，初步設(shè)置電流誤差不超過10%，電壓誤差不超過5%，輸出恒壓電壓的波動(dòng)值小于0.2 V，電源轉(zhuǎn)換效率不低于70%，電磁干擾裕量設(shè)置為6 dB，抗ESD能力達(dá)到8 kV以上。選用PFM型恒流恒壓模式抗干擾AC/DC適配器，芯片內(nèi)部系統(tǒng)框架見圖2。

2芯片重要模塊電路研究

芯片中至關(guān)重要的模塊就是帶隙基準(zhǔn)電壓源，其作為整個(gè)電路原始電壓參考值，影響著整個(gè)系統(tǒng)的性能[5]。帶隙基準(zhǔn)電壓源電路穩(wěn)定后才能提供參考電壓Vref，此電路的電壓由VCC提供，變化范圍在9 V ～18 V，工作環(huán)境欠佳。本文對(duì)其進(jìn)行改進(jìn)，將VCC的電壓降低到 6 V。再通過高壓管給芯片帶隙基準(zhǔn)電壓源供電，這樣可以使電壓源較為穩(wěn)定。改進(jìn)之后，芯片核心電路不再需要高壓管，會(huì)節(jié)省體積并降低制造成本。

低壓線性差穩(wěn)壓源可以給芯片內(nèi)部電路供電，并供給一些偏置裝置。一般情況下，低壓線性差穩(wěn)壓源的供電能力要求不低于2 mA，此為電路的滿載電流。電流過低，低壓線性差穩(wěn)壓源的電壓將會(huì)降低，導(dǎo)致電路無法工作。

誤差放大器可以提高輸出電壓精度，其系統(tǒng)電路見圖3。

傳統(tǒng)放大器的輸出電壓為：

(1)

圖5　電源芯片典型應(yīng)用電路連接Figure5　Typicalappliedcircuitconnectionofpowerchip

式中，VH為誤差放大器的正端電位，V；Vref為誤差放大器的負(fù)端電位，V；gm為跨導(dǎo)，S；R0為上電阻，Ω；VDC是DC端的電位，V。

表1　芯片系統(tǒng)板端實(shí)驗(yàn)數(shù)據(jù)Table 1　Test data of chip system plate terminal

為了增大芯片的控制范圍，將輸出電壓的范圍設(shè)置為1 V～5 V。重載時(shí)的輸出電壓取1 V，輕載時(shí)取5 V。將其進(jìn)行折算，得到的輸出電壓偏差為：

(2)

式中，R1為下電阻，Ω；NS、Naus為電感，見圖3。

由式(2)可知，傳統(tǒng)芯片輕載與滿載變化過程會(huì)出現(xiàn)0.2 V的電壓差。為了克服這個(gè)問題，提出一種復(fù)合放大電路，其包含快、慢兩條增益電路。在負(fù)載迅速變化時(shí)，快速通路作用；當(dāng)系統(tǒng)接近穩(wěn)定時(shí)，慢速通路作用。這樣兩個(gè)增益通路共同作用實(shí)現(xiàn)了電源芯片的高精度輸出，從而保證了系統(tǒng)的穩(wěn)定性。改進(jìn)的誤差放大器電路見圖4。

3芯片系統(tǒng)測(cè)試

對(duì)AC/DC開關(guān)電源轉(zhuǎn)換器芯片各個(gè)部分進(jìn)行設(shè)計(jì)之后，最終得到的電源芯片含有5個(gè)pin腳，其典型應(yīng)用電路連接見圖5。

由圖5可以看出，整個(gè)芯片所需要的電量都是由電容C提供。OUT是輸出腳，可以控制開關(guān)管的連接與斷開。對(duì)芯片系統(tǒng)進(jìn)行測(cè)試，結(jié)果見表1。

為了滿足不同國(guó)家的需求，芯片系統(tǒng)電壓選擇了90 V和264 V兩種初始條件。從表1中的數(shù)據(jù)分析，線損補(bǔ)償大約為10%，基本接近設(shè)計(jì)目標(biāo)9%。整個(gè)系統(tǒng)補(bǔ)償過程為類似線性補(bǔ)償，最大波紋出現(xiàn)在電流為1050 mA時(shí)，為160 mV，小于200 mV的設(shè)計(jì)值。系統(tǒng)的轉(zhuǎn)換效率約為74%，達(dá)到高效的要求。電源芯片抗干擾裕量為7.6 dB，大于設(shè)計(jì)值6 dB。氣隙放電模式的系統(tǒng)能抵抗10 kV的ESD干擾。經(jīng)測(cè)試，本芯片系統(tǒng)滿足各項(xiàng)設(shè)計(jì)指標(biāo)。

4結(jié)論

隨著新能源技術(shù)的飛速發(fā)展，研發(fā)一種高效節(jié)能、壽命長(zhǎng)的電源芯片勢(shì)在必行。本文基于AC/DC開關(guān)電源轉(zhuǎn)換器的工作原理，設(shè)計(jì)了一種PFM型恒流恒壓模式抗干擾AC/DC適配器。討論了帶隙基準(zhǔn)電壓源、低壓線性差穩(wěn)壓源、誤差放大器等模塊。設(shè)計(jì)中發(fā)現(xiàn)誤差放大器對(duì)整個(gè)電源芯片的精度影響很大，據(jù)此提出一種組合式的誤差放大器，設(shè)置兩條不同增益的誤差放大電流，分別為40倍和400倍，將輕載到滿載的電壓輸出降低到40 mV。減少了LEB結(jié)束與開關(guān)斷開的時(shí)間差，使安全性能提高。經(jīng)過試驗(yàn)測(cè)量，發(fā)現(xiàn)本電源芯片抗ESD能力達(dá)到10 kV，最大波紋為160 mV，電源芯片抗干擾裕量為7.6 dB，且性能穩(wěn)定。希望為今后AC/DC開關(guān)電源轉(zhuǎn)換器的設(shè)計(jì)制造提供幫助。

參考文獻(xiàn)

[1]鄒愛萍. Buck型DCDC開關(guān)電源芯片工作原理分析[J]. 電源技術(shù)應(yīng)用,2013(05):125-126.

[2]許幸,何杞鑫,王英. 新型高效同步整流式DC-DC開關(guān)電源芯片的設(shè)計(jì)[J]. 電子器件,2006(03):643-646.

[3]常昌遠(yuǎn),姚建楠,譚春玲,等. 一種PWM/PFM自動(dòng)切換的DC-DC芯片[J]. 應(yīng)用科學(xué)學(xué)報(bào),2007(04):433-436.

[4]應(yīng)建華,張姣陽(yáng),方超. AC/DC開關(guān)電源中溫度補(bǔ)償電流源的設(shè)計(jì)[J]. 半導(dǎo)體技術(shù),2007(11):980-983.

[5]周浬皋,李冬梅. 一種高動(dòng)態(tài)性能數(shù)字DC-DC算法建模與芯片設(shè)計(jì)[J]. 電子器件,2010(04):399-402.

編輯杜敏

摘要：隨著新能源技術(shù)的飛速發(fā)展，研發(fā)一種高效節(jié)能、使用年限長(zhǎng)的電源芯片成為熱點(diǎn)?；贏C/DC開關(guān)電源轉(zhuǎn)換器的工作原理，發(fā)現(xiàn)誤差放大器對(duì)整個(gè)電源芯片的精度影響很大。據(jù)此提出一種組合式的誤差放大器，設(shè)置兩條不同增益的誤差放大電流，將輕載到滿載的電壓輸出降低到40 mV。減少了LEB結(jié)束與開關(guān)斷開的時(shí)間差，使安全性能提高。對(duì)本芯片進(jìn)行試驗(yàn)測(cè)試，發(fā)現(xiàn)抗ESD能力達(dá)到10 kV，芯片性能穩(wěn)定。

關(guān)鍵詞：抗干擾；電源芯片；智能；誤差放大

Research and Design of Anti-jamming AC/DC Switch Power Chip

Du Bin

Abstract：As rapid development of a new type power source technique, the highly efficient and energy saving power chip with longer life time has been researched and developed popularly. Based on working principle of AC/DC switch power transducer, it was found that error amplifier affected precision of the total power chip greatly, a combined error amplifier has been brought up in terms of this situation and further two sets of error amplified current with different increment have been designed to decrease voltage output to 40 mV from light load to full load that time difference between LEB end and switch cutoff has been reduced to raise security. ESD resistance of the chip was up to 10 kV and its property was stable by testing.

Key words：anti-jamming; power chips; intelligence; error amplifier

作者簡(jiǎn)介：杜斌(1983—)，男，助理工程師，設(shè)計(jì)師，研究方向?yàn)殚_關(guān)電源設(shè)計(jì)、電源芯片應(yīng)用、電磁干擾等。

收稿日期：2014—08—26

中圖分類號(hào)：TN6

文獻(xiàn)標(biāo)志碼：A