適用于紋波控制型DC-DC變換器的比較器設(shè)計(jì)*

楊 靖，馮全源

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院/微電子研究所，成都610031)

適用于紋波控制型DC-DC變換器的比較器設(shè)計(jì)*

楊 靖，馮全源*

(西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院/微電子研究所，成都610031)

設(shè)計(jì)一種適用于紋波控制(Output-Ripple-Based Control)的Buck型DC-DC變換器的比較器，根據(jù)PSIM搭建的仿真模型，分析主環(huán)比較器性能對(duì)系統(tǒng)的影響，設(shè)計(jì)具有三級(jí)預(yù)放大的高增益，低延時(shí)，低失調(diào)電壓的比較器電路，采用兩種溫度系數(shù)的電流補(bǔ)償比較器增益，穩(wěn)定增益，采用0.5μm BiCOMS工藝進(jìn)行仿真驗(yàn)證，下降沿延時(shí)27 ns，增益123 dB，隨溫度最大增益變化3.2%，失調(diào)電壓90μV，達(dá)到系統(tǒng)要求。

比較器;紋波控制;恒定導(dǎo)通時(shí)間;延時(shí)優(yōu)化

隨著電子技術(shù)的快速發(fā)展，諸如手機(jī)、照相機(jī)等便攜式消費(fèi)類電子產(chǎn)品的功能越來越強(qiáng)大，CPU主頻越來越高，系統(tǒng)的功耗大幅上升，但電池容量大幅增加比較困難，因此系統(tǒng)的可運(yùn)行時(shí)間成為了限制此類產(chǎn)品使用的主要因素之一。一方面是通過采用更先進(jìn)的工藝，更低的工作電壓，降低子模塊的功耗，更低功耗的架構(gòu)等方式降低系統(tǒng)功耗;另一方面則是不斷提高電源芯片的轉(zhuǎn)換效率，增加系統(tǒng)運(yùn)行時(shí)間。

DC-DC轉(zhuǎn)換器的控制模式有很多種，電壓控制模式VM(Voltage Mode)DC-DC轉(zhuǎn)換器，雖然控制環(huán)路比較簡(jiǎn)單，抗干擾能力強(qiáng)，但由于其輸入或輸出的變化只能在輸出電壓改變后才能檢測(cè)到，并反饋進(jìn)行調(diào)整，因此相應(yīng)速度比較慢，需要復(fù)雜的補(bǔ)償網(wǎng)絡(luò)，同時(shí)需要額外的限流電路來對(duì)輸出電流進(jìn)行限制。電流型控制模式CM(Current Mode)DC-DC轉(zhuǎn)換器，由于采用輸出電流前饋控制，與電壓控制模式相比，有更快的負(fù)載和輸入瞬態(tài)響應(yīng)速度，同時(shí)具有天然的限流功能，便于實(shí)現(xiàn)過流保護(hù)，但在占空比大于50%時(shí)要產(chǎn)生次諧波振蕩，影響穩(wěn)定性，需要斜坡補(bǔ)償電路，此外開關(guān)周期受振蕩器限制。遲滯控制由于不需要振蕩器，只是通過比較器檢輸出電壓，使其控制在一定范圍內(nèi)，因此環(huán)路響應(yīng)非?？?，不用補(bǔ)償，但其開關(guān)頻率受輸入輸出，及負(fù)載的影響，無法穩(wěn)定。恒定導(dǎo)通時(shí)間COT(Constant On-Time)則是針對(duì)遲滯模式的改進(jìn)，具有響應(yīng)快，同時(shí)在占空比確定時(shí)，開關(guān)頻率相對(duì)穩(wěn)定，頻率和輸出電壓紋波隨占空比變化而變化，因?yàn)殚_關(guān)頻率不穩(wěn)定，會(huì)引起電磁干擾(EMI)的問題。自適應(yīng)開啟時(shí)間AOT(Adaptive On-Time)是對(duì)COT控制的改進(jìn)，將開啟時(shí)間確定為與占空比成正比的非固定時(shí)間，使開啟時(shí)間隨占空比變化，以保證在占空比變化時(shí)，頻率保持相對(duì)穩(wěn)定［1］。

1 系統(tǒng)設(shè)計(jì)分析

COT控制或是AOT控制，都是一種利用輸出電壓紋波來產(chǎn)生PWM波的控制方式。如圖1所示，由于電容的等效串聯(lián)電阻RESR的存在，在電容充放電過程中，輸出電壓會(huì)產(chǎn)生幾十mV的紋波，經(jīng)過芯片外的反饋分壓電阻分壓后，產(chǎn)生 VFB反饋信號(hào)。利用VFB與基準(zhǔn)電平進(jìn)行比較，On-Timer計(jì)時(shí)開始，S1導(dǎo)通，S2打開，電感電流上升，輸出電壓上升，計(jì)時(shí)結(jié)束后S1關(guān)閉，S2導(dǎo)通，電感電流下降，輸出電壓下降，當(dāng)降到低于比較器閾值時(shí)，比較器輸出翻轉(zhuǎn)，S1關(guān)閉，S2導(dǎo)通，如此就實(shí)現(xiàn)了恒定導(dǎo)通時(shí)間的PWM信號(hào)。

圖1 COT控制的Buck電路原理圖

此架構(gòu)通過反饋電阻RFB1和RFB2的精確選取，使得反饋電壓達(dá)到內(nèi)部比較器閾值，實(shí)現(xiàn)不同的輸出電壓，因此在芯片生產(chǎn)過程中需要對(duì)產(chǎn)生此比較器閾值Vref的分壓電阻進(jìn)行修整。

對(duì)于Buck型AOT控制，On-Timer定時(shí)器時(shí)間

其中D表示占空比，k為一系數(shù)，TDelay為比較器延時(shí)(包含PWM比較器與On-Timer比較器延時(shí))，實(shí)際的開啟時(shí)間:

如式(3)所示，由于比較器延時(shí)的存在，fsw和D相關(guān)，開關(guān)頻率隨占空比變化。

在PSIM軟件中搭建COT模型，將主環(huán)比較器的延時(shí)分別設(shè)置為10 ns和40 ns，開關(guān)頻率為700 kHz，輸入電壓4.5 V，輸出電壓1.05 V，仿真結(jié)果如圖2所示，Vo表示延時(shí)為10 nS的Vout輸出結(jié)果，Vo(PWM_Y)表示延時(shí)為40 ns的Vout輸出結(jié)果，延時(shí)變大后，輸出電壓上移，對(duì)比占空比信號(hào)SW，可見，比較器的延時(shí)直接加在了開啟時(shí)間Ton上面，比較器延時(shí)加大，使得Ton增加，高端管導(dǎo)通時(shí)間加長(zhǎng)，Vout電平上升。對(duì)于COT控制，如果比較器延時(shí)，或者驅(qū)動(dòng)級(jí)延時(shí)、反饋控制信號(hào)延時(shí)相對(duì)固定，則可以調(diào)整Ton時(shí)間，將延時(shí)直接算在Ton時(shí)間內(nèi)，可降低延時(shí)對(duì)Vout的影響。

圖2 比較器兩種延時(shí)對(duì)系統(tǒng)影響仿真結(jié)果

比較器延時(shí)不僅受溫度、電源電壓、工藝偏差等影響，還受輸入比較量斜率的影響，因?yàn)楸容^器具有一定的失調(diào)電壓，在輸入信號(hào)斜率較小時(shí)，達(dá)到失調(diào)電壓的時(shí)間會(huì)加長(zhǎng)，比較器才跳變，使得延時(shí)隨占空比變化而發(fā)生變化，這就增加了系統(tǒng)的不穩(wěn)定性，所以就需要降低比較器失調(diào)電壓，以減弱這一影響［2］。通過系統(tǒng)分析，均衡各個(gè)模塊的指標(biāo)，對(duì)于開關(guān)頻率小于1MHz，COT架構(gòu)的DC-DC變換器，需要PWM比較器的失調(diào)電壓小于200μV，增益大于100 dB，下降延時(shí)小于30 ns，同時(shí)延時(shí)隨溫度偏差要小于10%，以保證系統(tǒng)的穩(wěn)定性。

2 比較器的設(shè)計(jì)

由于系統(tǒng)高增益，低延時(shí)，低失調(diào)電壓的要求，本文設(shè)計(jì)的比較器如圖3所示，采用0.5μm BiCMOS工藝，結(jié)合BJT和CMOS的優(yōu)點(diǎn)，如傳統(tǒng)的純BJT比較器和純CMOS比較器相比，在保證高速，高增益的同時(shí)降低功耗［3］。比較器是三級(jí)預(yù)放大，前兩級(jí)采用NMOS做負(fù)載的NPN放大，以保證較寬的帶寬和較小的延時(shí)，第三級(jí)采用CMOS差分放大，進(jìn)一步提高增益，并對(duì)波形進(jìn)行整形，最后加一輸出級(jí)，以轉(zhuǎn)化成全擺幅信號(hào)。

第一級(jí)和第二級(jí)放大，采用NMOS做負(fù)載，對(duì)于這NPN差分對(duì)的負(fù)載等效輸出電阻為:

圖3 PWM比較器原理圖

通過NMOS管M1提高NPN差放的輸出阻抗，以提高增益。

與CMOS相比，BJT的速度更快，具有更好的帶寬，前兩級(jí)采用NPN放大，但BJT的缺點(diǎn)是在集電極電流相對(duì)穩(wěn)定時(shí)，受溫度變化大，故需要正溫度系數(shù)電流，以穩(wěn)定NPN差放的增益，從基準(zhǔn)模塊出來的正溫度系數(shù)電流IPTC

因?yàn)镹PN的跨導(dǎo)gm是

如果電流IC是通過IPTC電流鏡像過來的，那么IC就是IPTC的k倍，所以，

如式(9)所示，NPN放大級(jí)的增益就和溫度無關(guān)了。但第3級(jí)和輸出級(jí)是CMOS，受溫度影響很小，采用溫度系數(shù)低的電流偏置，以穩(wěn)定其增益。

在COT或者AOT控制模式中，高端管導(dǎo)通時(shí)間相對(duì)固定，PWM比較器比較的是在低端管導(dǎo)通時(shí)，Vout下降至低于參考電壓時(shí)，控制低端管關(guān)閉，高端管打開，故更關(guān)注的是這單側(cè)邊沿的延時(shí)，因而對(duì)比較器做了單側(cè)邊沿延時(shí)的優(yōu)化。

同時(shí)，PWM比較器并非隨時(shí)需要準(zhǔn)備著比較，不用一直在工作狀態(tài)，可以只在Ton計(jì)時(shí)結(jié)束后，才開始工作，檢測(cè)Vout下降時(shí)，產(chǎn)生邊沿信號(hào)控制高端管打開，高端管開啟后，停止工作，關(guān)閉比較器的兩路偏置電流，關(guān)斷比較器的電流鏡，以使比較器完全關(guān)斷，停止工作，降低功耗。

3 仿真結(jié)果

本文設(shè)計(jì)的適用于紋波控制型Buck型DC-DC變換器的PWM比較器，采用0.5μm BiCMOS工藝仿真驗(yàn)證，采用VDD=5.5 V，在-40℃、25℃、85℃、125℃這4個(gè)溫度點(diǎn)進(jìn)行仿真。

如圖4所示，增益較穩(wěn)定，在-40℃ ～125℃溫度范圍內(nèi)最高增益126 dB，最低增益122 dB，隨溫度最大偏差3.2%，3 dB帶寬600 kHz以上。傳輸延時(shí)如圖5所示，下降延時(shí)26.5 ns～28.5 ns，受溫度影響最大2 ns偏差，隨溫度最大偏差3.7%，失調(diào)電壓如圖6所示，59μV～124μV。完全達(dá)到開關(guān)頻率在1 MHz以下，COT架構(gòu)的DC-DC變換器的PWM比較器的要求。

圖4 PWM比較器增益

圖6 失調(diào)電壓

4 結(jié)論

本文分析了基于輸出電壓紋波控制 Buck型DC-DC轉(zhuǎn)換器的PWM比較器系統(tǒng)需求，并根據(jù)這一需求，設(shè)計(jì)了一種三級(jí)預(yù)放大達(dá)到高增益，用兩種溫度系數(shù)電流供給比較器，以實(shí)現(xiàn)穩(wěn)定增益的比較器。通過，最后用0.5μm BiCMOS工藝仿真驗(yàn)證，達(dá)到了預(yù)期指標(biāo)，增益120 dB以上，增益穩(wěn)定，失調(diào)電壓在90μV(25℃下)以下的高性能比較器。

［1］李演明，來新泉，袁冰，賈新章.自適應(yīng)開啟時(shí)間的Buck型DCDC控制器設(shè)計(jì)實(shí)現(xiàn)［J］.半導(dǎo)體學(xué)報(bào)，2008，29(7):1396-1402.

［2］吳鐵峰，張鶴鳴，胡輝勇.一種電流模式多輸入可控PWM比較器設(shè)計(jì)［J］.電子器件.2010(02).

［3］PAUL R.GRAY.Analysisand Design of Analog Integrated Circuits［R］.Beijing:Higher Education Publishing Company，Aug. 2003.P271.

［4］Linear Tech.Corp.LTC3406-1.5 MHz，600mA Synchronous Step-Down Regulator in Thin SOT［EB/OL］.Available:http:// www.linear.com/pc/downloadDocument.Do?id=2751.

［5］Ma Fengfei，Chen Weizen，Wu Jinchuan.Amonolithic current-mode buck converter with advanced control and protection circuits［J］. IEEE Trans Power Electron，2007，22(5):1836.

［6］Phillip E.Allen，Douglas R.Holberg，CMOSAnalog Circuit Design［M］.Oxford University Press，Inc.，2002.

［7］馬紅波，馮全源.低功耗高性能限流比較器的設(shè)計(jì)與仿真［J］.電子器件.2007(10).

［8］徐建，王志功，王歡，等.自適應(yīng)門限比較器設(shè)計(jì)［J］.電路與系統(tǒng)學(xué)報(bào)，2011，16(6):6-12.

Design of PWM Comparator for DC-DC Converter Based on Ripple Control*

YANG Jing，F(xiàn)ENGQuanyuan*
(Institute of Microelectronics，Southwest Jiaotong University，Chengdu 610031，China)

A kind of comparator applicable to Output-Ripple-Based Control DC-DCConverterwas put forward.By using PSIM to build simulation model，and analysing the main loop comparator’s performance，the influence of the system，a comparator circuitwith preamplifier of high gain，low delay，low disorder voltage were designed.The two kinds of temperature coefficient of bias current are using to compensate the comparator’s gain，By using 0.5μm Bi-COMS process to simulation verification，the falling edge delay is27 ns，gain is123 dB，the biggest gain 3.2%with temperature changes，offset voltage 90μV and they all reach the system requirements.

comparator;ripple control;constant on time;delay

10.3969/j.issn.1005-9490.2014.01.009

TN43 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1005-9490(2014)01-0034-04

項(xiàng)目來源:國(guó)家自然科學(xué)基金重大項(xiàng)目(60990320，60990323);國(guó)家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)重大項(xiàng)目(2012AA012305);國(guó)家自然科學(xué)基金面上項(xiàng)目(61271090);四川省科技支撐計(jì)劃項(xiàng)目(2012GZ0101);成都市科技計(jì)劃項(xiàng)目(12DXYB347JH-002)

2013-05-15修改日期:2013-06-08

EEACC:1290B

楊 靖(1988-)，男，漢族，四川人，西南交通大學(xué)碩士研究生，研究方向?yàn)槟M集成電路，開關(guān)電源，數(shù)?；旌霞呻娐?，victor.kid@163.com;

馮全源(1963-)，男，漢，教授，西南交通大學(xué)微電子研究所所長(zhǎng)、博士生導(dǎo)師、IEEE高級(jí)會(huì)員，主要研究方向?yàn)閿?shù)字、模擬、射頻與混合信號(hào)集成電路設(shè)計(jì)，數(shù)字系統(tǒng)設(shè)計(jì)和嵌入式系統(tǒng)研究，現(xiàn)代天線技術(shù)、RFID技術(shù)(物聯(lián)網(wǎng)技術(shù))等，fengquanyuan@163.com。