高速信號過孔對信號影響因素研究

余 凱 胡新星 劉 豐 華炎生

（珠海方正印刷電路板發(fā)展有限公司，廣東 珠海 519100）

高速信號過孔對信號影響因素研究

余 凱 胡新星 劉 豐 華炎生

（珠海方正印刷電路板發(fā)展有限公司，廣東 珠海 519100）

影響信號完整性的因素有很多，其中過孔結構對信號影響越來越明顯，如何進行有效的過孔設計從而使過孔阻抗與激勵源阻抗配從而達到信號完整性已經成為當今PCB設計業(yè)界中的一個熱門課題。文章通過Ansys公司的HFSS仿真軟件，利用仿真方法分析不同信號過孔結構對高速信號的影響，并對過孔殘樁長度（stub）,反焊盤，焊盤的不同大小對信號差損影響程度做了進一步研究。

高速印制電路板；信號完整性；焊盤；反焊盤；短樁；正交實驗設計（DOE）

1 介紹

1.1 過孔簡介

多層PCB板上的信號過孔（Via）主要的功能是用做各層之間的電氣連接，過孔的結構主要由焊盤，反焊盤，鉆孔孔徑，三部分組成。過孔的生產在鉆孔后的PCB板上進行沉銅，電鍍，使孔的內壁鍍上一層金屬，這樣過孔就具備的導通功能。在高速產品中，過孔不僅僅具有電氣連接性，如果高速信號經過此過孔時，由于信號源阻抗和過孔阻抗不匹配，這將會造成信號發(fā)生反射，當信號速率增大會產生抖動，進而造成產品可靠性降低甚至報廢。如果信號孔阻抗設計的不合理，通常不經過優(yōu)化的過孔阻抗，其阻值約為25 Ω ~ 35 Ω，因此信號完整性工程師在設計電路時會對過孔進行優(yōu)化，同時設計各類型過孔來提高過孔的信號完整性。

圖1的孔類型為：通孔、盲孔、埋孔，以及背鉆孔。通孔為鉆穿這個線路板的孔，盲孔為PCB的頂層和底層與內層電氣連接，埋孔在PCB的內層作為內層的電氣相連。背鉆孔是將一個電鍍通孔在電鍍后，用深度控制鉆孔的方法把這個孔再鉆一次，鉆到要求的深度，為的是在高速信號中將過孔對信號的反射去除。

圖1 常見過孔結構

1.2 過孔的特性

過孔在過高速信號時，其存在著寄生電容和寄生電感，若過孔焊盤的直徑為D1，其反焊盤的大小為D2，板厚為T，板材的介電常數為，則過孔寄生電容為：

由于過孔存在著寄生電容，會造成信號上升時間延長，傳播速度減慢，因此較小的寄生電容對信號完整性有較大的貢獻。過孔除了寄生電容的效應也存在著電感性，寄生電感值近似公式為：

T為過孔的長度，d為鉆孔的直徑，寄生電感的危害通常較大，寄生電感的存在會對旁路電容有所消弱，進而使整個電源系統(tǒng)的濾波作用降低。

2 研究方案

本次研究高速信號過孔對信號影響因素主要通過仿真的方法來討論過孔結構中的焊盤，反焊盤，背鉆柱樁（Stub）三種參數變化對信號損耗的影響，及哪種因素是主要影響因子。本方案采用一個八層板作為研究對象，所用材料為臺光的EM888材料，具體疊構如圖2。

圖2 疊構圖

由圖2可知，L1、L3、L6、L8為信號層，其余為參考層，背鉆孔的設計為鉆穿L4層不鉆通L3層，通孔的信號走向為L1層進入信號，L8層出信號。若做了背鉆處理則，信號為第一層進入，第三層出。信號源端阻抗設定為50 Ω，由于要研究不同參數對信號損耗的影響需要有一個標準的孔結構作為仿真基礎，所謂標準的孔結構是指其阻抗要保證和源阻抗的50 Ω接近，這樣在此基礎上修改其他參數得出的損耗結果才有可比性，因此，初始設計的過孔結構，如表1。

表1

為仿真上述過孔結構的阻抗值，采用Ansys公司的HFSS，下圖中間為信號孔，孔周圍有八個接地孔，作為過孔信號回流路徑，過孔的模型見圖3。

圖3 過孔模型

2.1 仿真分析

通過TDR仿真我們可以直觀的看到，阻抗明顯偏大，最高處達到58 Ω，和源端50 Ω阻抗不匹配，因此需要優(yōu)化。這里主要通過優(yōu)化其反焊盤（Antipad）大小來獲得其標準阻值，圖2中示例反焊盤的大小分別為0.3 mm（12 mil），0.4 mm（16 mil），0.5 mm（20 mil），為了獲取準確的50 Ω阻抗值，我們可多選取不同的反焊盤大小來查看仿真結果。

本次Antipad掃頻大小從0.25 mm（10 mil）到0.6 mm（24 mil），步進位0.05 mm（2 mil），通過仿真結果可知，反焊盤由大變小時，過孔阻抗也會降低，當反焊盤位0.25 mm（10 mil）時，過孔阻抗接近50 Ω，最終優(yōu)化后的過孔阻抗如表2。

2.2 三種不同影響因素探討

為了研究背鉆，焊盤，反焊盤變化對信號影響程度，我們各選擇三組不同的值作為實驗因子，選取背鉆，焊盤，反焊盤3因子，兩個水平，加1中心點實驗設計。設計表如表3。

表2

表3

正交實驗表如表4。

表4

為獲取上表中11組數據所對應的差損值，我們需通過建模仿真方法來模擬。

2.2.1 分析結果

三種不同影響因子（圖4）仿真分析如下。

圖4 三種影響因子

（1）焊盤大小對信號完整性影響

本研究方案為焊盤大小為0.20 mm（8 mil）到0.40 mm（16 mil），步進位0.05 mm（2 mil）。

從仿真結果可知，焊盤為0.20 mm（8 mil）時差損最小，隨著焊盤的增大，信號損耗將增大，當焊盤在0.40 mm（16 mil）時 8 GHz的損耗比0.20 mm（8 mil）焊盤損耗大將近0.8 db。

（2）反焊盤大小對信號完整性影響

本次針對焊盤的變化范圍對信號影響做定量的研究，通過模型建立出不同反焊盤長度對信號的影響信號從第一層進，第八層出（圖5）。

圖5 反焊盤進出

本研究方案為反焊盤大小為0.25 mm（10 mil）到0.45 mm（18 mil），步進位0.10 mm（4 mil）。從仿真結果可知，在5 Ghz之前反焊盤大小為0.25 mm（10 mil）比0.45 mm（18 mil）的反焊盤要小。

（3）背鉆殘樁大小對信號完整性影響

本次針對背鉆stub的變化范圍對信號影響做定量的研究，通過模型建立出不同背鉆stub長度 信號從第一層進，第三層出。

本研究方案為背鉆stub大小分別為0 mm（0mil），1.04 mm（40.85 mil）到2.07 mm（81.7 mil），從仿真結果可知，stub越長損耗越大，當stub=2.21 mm（87.1 mil）（不做背鉆）時，信號插入損耗急劇變差，在11 GHz左右還發(fā)生了諧振。

通過以上的分析結果，可得出以下結論：

（1）4 GHz時三種因素影響分析

在4 Ghz時，stub對信號損耗貢獻較大，占約69%；pad對信號損耗貢獻次之，占約29%；anti-pad對信號貢獻最小，約2%。

（2）8 GHz時三種因素影響分析

在8 GHz時，stub對信號損耗貢獻較大，占約83%； pad對信號損耗貢獻次之，占約13%；Anti-pad對信號貢獻最小，約4%。

通過以上分析，當stub=0 mil，pad為0.20 mm（8 mil），antipad為0.279 mm（11 mil）時差損最小，但是在實際生產中背鉆stub不能做到0 mil，因此需要再通過仿真來查看stub可接受的生產誤差，我們選取stub長度分別為0到0.279 mm（11 mil）長度和保留總長進行仿真分析，可得具體數據如表5。

表5

由以上數據可知，stub長度保留在0.18 mm（7 mil）之內的時候，信號的損耗值幾乎沒變化，但是超過7 mil的時候損耗會急劇增大，因此只需保證背鉆stub的公差在7 mil之內即可。

3 總結

高速信號在經過過孔傳播時，過孔的結構對信

[1]Eric Bogatin. Signal Integrity:Simpli fi ed[M]. 北京:電子工業(yè)出版社, 2004.

[2]Ansoft Corporation,HFSS Full Book[R]. Ansoft Corporation, 2005.

[3]Laermans E,Geest J D,Zutter D D,et al,Modeling differential via holes[J].IEEE Trans.Advanced Pack aging,2001,24(3):357-363

[4]Martin Graham. PH.D. High-speed Digital Design,AHandbook of Black Magic. University of California at Berkeley.

[5]E.Laermans,J.De Geest,D.De Zutter,et al.Modelingdifferentialvia holes,IEEE ransactionson AdvancedPackaging, vol.24,no.3,pp357-363,2001.號不同頻率起到不同的作用，每個影響因子對損耗的貢獻度也不一樣。

（1）在4 GHz時，對于過孔的結構，過孔stub長度對信號損耗的貢獻度最大，其次是是焊盤，反焊盤貢獻度最小。

（2）在8 GHz時，stub的長度是對信號損耗主要貢獻，其次是pad大小，反焊盤貢獻度最小。

由此可知，背鉆stub是過孔結構中對信號損耗最大的因素，且隨著頻率的升高，過孔stub對信號的影響程度會隨之增大，因此，在對信號過孔設計時要增加背鉆步驟才能保證高速產品的可靠性。

Analysis of effects factors of high speed signal via on signal

YU Kai HU Xin-xing LIU Feng HUA Yan-sheng

Many factors can affect SI, and the via structure’s impact is more and more obvious. How to control the via impedance to match the excitation source’s impedance, thus, reduce SI problem. This is a new hot topic in PCB design. In this paper, the inf l uence of different via structure on high-speed signal is analyzed with simulation by ANSYS’s HFSS. Meanwhile we make further study on the inf l uence of remaining stub lengths, the size of anti-pad and pad on signal insertion loss prof i le.

High-speed PCB; Signal Integrity; Pad; Antipad; Stub; DOE

TN41 < class="emphasis_bold">文獻標識碼：A文章編號：

1009-0096（2014）06-0020-03