QuartusⅡ仿真在士官教育電工實(shí)驗(yàn)課程中的應(yīng)用

徐坤玉，王鵬飛

（武警石家莊士官學(xué)校 基礎(chǔ)部教學(xué)實(shí)驗(yàn)中心，石家莊 050061）

QuartusⅡ仿真在士官教育電工實(shí)驗(yàn)課程中的應(yīng)用

徐坤玉，王鵬飛

（武警石家莊士官學(xué)校 基礎(chǔ)部教學(xué)實(shí)驗(yàn)中心，石家莊 050061）

為進(jìn)一步探索士官信息化基礎(chǔ)教育改革，應(yīng)用QuartusⅡ軟件仿真的方式進(jìn)行傳統(tǒng)實(shí)驗(yàn)，通過分析比較應(yīng)用QuartusⅡ軟件仿真實(shí)驗(yàn)與目前傳統(tǒng)硬件實(shí)驗(yàn)的異同，指出了QuartusⅡ軟件仿真應(yīng)用于整個(gè)實(shí)驗(yàn)過程中的易操作性，從而體現(xiàn)出了將EDA技術(shù)應(yīng)用于基礎(chǔ)電工實(shí)驗(yàn)課程中的創(chuàng)新性和優(yōu)越性。

EDA技術(shù)；QuartusⅡ軟件；軟件仿真實(shí)驗(yàn)；電工實(shí)驗(yàn)課程

0 引言

伴隨著集成電路和計(jì)算機(jī)技術(shù)的快速發(fā)展，在電子系統(tǒng)設(shè)計(jì)方面，電子設(shè)計(jì)自動(dòng)化（EDA）工具因具有快速、有效、高級(jí)的特點(diǎn)，已經(jīng)成為極其重要的輔助設(shè)計(jì)工具。EDA工具極大地提升了電子設(shè)計(jì)的效率以及可操作性，有效地減輕了工作者的勞動(dòng)強(qiáng)度，并廣泛應(yīng)用于高校電子技術(shù)實(shí)驗(yàn)教學(xué)中[1]。隨著信息技術(shù)的發(fā)展和廣泛應(yīng)用，筆者所在學(xué)校非常重視信息化教育，強(qiáng)調(diào)實(shí)際操作能力，注重發(fā)揮士官學(xué)員的自主創(chuàng)新能力已經(jīng)成為基礎(chǔ)實(shí)驗(yàn)課程最主要的教學(xué)目標(biāo)。對(duì)于電子技術(shù)課程實(shí)驗(yàn)，特別是數(shù)字設(shè)計(jì)課程實(shí)驗(yàn)來講，應(yīng)用EDA技術(shù)是非常有必要的。借助于EDA開發(fā)系統(tǒng)，學(xué)員只需要一臺(tái)計(jì)算機(jī)就可以輕松完成所有的實(shí)驗(yàn)任務(wù)，并且可以根據(jù)自己的設(shè)計(jì)開展各種實(shí)驗(yàn)，充分發(fā)揮學(xué)員在實(shí)操課中的主動(dòng)性。

1 QuartusⅡ集成開發(fā)軟件

Quartus II是Altera公司的綜合性PLD/FPGA開發(fā)軟件，該軟件包含大量的邏輯功能模塊，便于原理圖輸入時(shí)直接引用[2]?；赒uartusⅡ進(jìn)行EDA設(shè)計(jì)開發(fā)的流程分為三步，分別是：

（1）設(shè)計(jì)輸入。包括原理圖輸入、文本輸入、AHDL輸入、模塊輸入、第三方EDA工具產(chǎn)生的文件以及混合使用以上幾種設(shè)計(jì)輸入方法進(jìn)行設(shè)計(jì)。本文采用原理圖輸入方式建立實(shí)驗(yàn)電路連接圖。

（2）編譯。首先，依據(jù)設(shè)計(jì)需求選擇合適的編譯方式和策略，如元件的選擇、邏輯綜合方式的選擇等。其次，依據(jù)選擇的方式和策略對(duì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合、器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件和編程文件，用來供分析仿真和編程使用[3]。

（3）仿真。包括功能仿真、時(shí)序仿真和定時(shí)分析，該步驟是應(yīng)用QuartusⅡ的仿真功能檢驗(yàn)設(shè)計(jì)項(xiàng)目的邏輯功能以及時(shí)序關(guān)系的正確性。本文運(yùn)用功能仿真來體現(xiàn)實(shí)驗(yàn)的結(jié)果。

2 實(shí)驗(yàn)仿真及結(jié)果分析

本文以基礎(chǔ)電工實(shí)驗(yàn)課程中的一次實(shí)驗(yàn)課——計(jì)數(shù)器的邏輯功能測試及其應(yīng)用為例，利用QuartusⅡ軟件仿真實(shí)驗(yàn)全過程，通過計(jì)算機(jī)顯示屏直觀地展示出所有實(shí)驗(yàn)步驟和相應(yīng)實(shí)驗(yàn)結(jié)果。本實(shí)驗(yàn)是電工基礎(chǔ)實(shí)驗(yàn)數(shù)電部分的內(nèi)容，實(shí)驗(yàn)?zāi)康氖鞘箤W(xué)員通過掌握74192芯片（同步十進(jìn)制可逆計(jì)數(shù)器）的邏輯功能和使用方法。在傳統(tǒng)實(shí)驗(yàn)中，實(shí)驗(yàn)儀器包括：數(shù)電模電實(shí)驗(yàn)箱一臺(tái)、74192集成芯片2個(gè)、連接導(dǎo)線20根等諸多儀器設(shè)備。在QuartusⅡ軟件仿真環(huán)境下的實(shí)驗(yàn)，只需要一臺(tái)計(jì)算機(jī)即可。下面是在QuartusⅡ軟件仿真環(huán)境下進(jìn)行實(shí)驗(yàn)的過程與結(jié)果。

2.1 計(jì)數(shù)器清零功能驗(yàn)證

圖1為QuartusⅡ軟件仿真環(huán)境下原理圖輸入界面，A、B、C、D為計(jì)數(shù)器的輸入端，QA、QB、QC、QD為計(jì)數(shù)器的輸出端，LDN為置數(shù)端，UP為加計(jì)數(shù)端，DN為減計(jì)數(shù)端，CLR為清零端，CON為進(jìn)位端，BON為借位端。除進(jìn)位端CON，借位端BON不需要連接INPUT輸入接口外，其他端口均需要與相應(yīng)的INPUT/OUTPUT接口連接。

圖1 74192芯片清零功能電路連接圖

圖2 74192芯片清零功能仿真波形圖

圖2為功能仿真結(jié)果。在圖2中，將清零端CLR置為1，其他7個(gè)輸入為任意態(tài)，此時(shí)輸出端QA、QB、QC、QD輸出結(jié)果均為0，完成清零功能驗(yàn)證。這時(shí)輸入任意狀態(tài)不受實(shí)驗(yàn)箱內(nèi)提供的少數(shù)高低電平限制，可以任意取值，實(shí)驗(yàn)結(jié)果也一目了然。

2.2 計(jì)數(shù)器置數(shù)功能驗(yàn)證

與清零功能驗(yàn)證類似，圖3為驗(yàn)證74192芯片置數(shù)功能的電路連接圖。除去加計(jì)數(shù)端UP、減計(jì)數(shù)端DN、進(jìn)位端CON、借位端BON的輸入端口不添加INPUT接口外，其他端口都接入相應(yīng)的INPUT/OUTPUT接口。在傳統(tǒng)實(shí)驗(yàn)中，需要記住芯片的管腳對(duì)應(yīng)的位置進(jìn)行電路連線、拆線，操作起來十分復(fù)雜，容易出錯(cuò)。

圖3 74192芯片置數(shù)功能電路連接圖

圖4為置數(shù)功能仿真結(jié)果。在圖4中，清零端CLR、置數(shù)端LDN均置為0，輸入端A、B、C、D為任意一組二進(jìn)制數(shù)，此時(shí)輸出端QA、QB、QC、QD輸出結(jié)果為相同二進(jìn)制數(shù)。如圖4所示，在50ns處，輸入端D、C、B、A為0101，輸出端QD、QC、QB、QA即為0101。

圖4 74192芯片置數(shù)功能仿真波形圖

2.3 計(jì)數(shù)器加、減計(jì)數(shù)功能驗(yàn)證

圖5為計(jì)數(shù)器加、減計(jì)數(shù)兩個(gè)功能的電路連接圖，除去輸入端A、B、C、D和進(jìn)位端CON、借位端BON不接INPUT輸入接口，其他端口均需要接入相應(yīng)INPUT/OUTPUT接口。在傳統(tǒng)實(shí)驗(yàn)中，加、減計(jì)數(shù)兩個(gè)端口非常容易混淆，但在QuartusⅡ軟件仿真實(shí)驗(yàn)中卻可以有效避免。

圖5 74192芯片加、減計(jì)數(shù)功能電路連接圖

圖6為74192芯片加計(jì)數(shù)功能仿真結(jié)果。在圖6中，清零端CLR為0，置數(shù)端LDN為1，減計(jì)數(shù)端DN為1，加計(jì)數(shù)端UP輸入連續(xù)脈沖信號(hào)，脈沖信號(hào)的上升沿到來時(shí)，輸出A、B、C、D就會(huì)改變，從0000到1001，也就是十進(jìn)制的0到9，實(shí)現(xiàn)了加計(jì)數(shù)的功能。

圖6 74192芯片加計(jì)數(shù)功能仿真波形圖

與加計(jì)數(shù)類似，圖7為74192芯片減計(jì)數(shù)功能仿真結(jié)果。在圖7中，清零端CLR為0，置數(shù)端LDN為1，加計(jì)數(shù)端UP為1，減計(jì)數(shù)端DN輸入連續(xù)脈沖信號(hào)，脈沖信號(hào)的上升沿到來時(shí)，輸出D、C、B、A就會(huì)改變，從1001到0000，也就是十進(jìn)制的9到0，實(shí)現(xiàn)了減計(jì)數(shù)的功能。

圖7 74192芯片減計(jì)數(shù)功能仿真波形圖

2.4 兩個(gè)計(jì)數(shù)器累加功能驗(yàn)證

在圖8中，用兩片74192芯片組成兩位十進(jìn)制加法計(jì)數(shù)器，低位74192芯片的進(jìn)位端CON連接高位74192芯片的加計(jì)數(shù)端，其他的輸入端、輸出端與相應(yīng)INPUT/OUTPUT接口相接即可。在傳統(tǒng)實(shí)驗(yàn)中，需要在實(shí)驗(yàn)箱中準(zhǔn)備兩個(gè)芯片，而且連接導(dǎo)線數(shù)量會(huì)增加一倍，要記憶更多的芯片管腳數(shù)據(jù)，正確連接電路需要十分仔細(xì)。

圖8 74192芯片兩級(jí)遞加功能電路連接圖

圖9 74192芯片兩級(jí)遞加功能仿真波形圖

圖9為級(jí)聯(lián)芯片實(shí)現(xiàn)兩位數(shù)遞加的功能仿真。從圖9中，可以清楚的看出8個(gè)輸出端HQD、HQC、HQB、HQA、LQD、LQC、LQB、LQA從00000000到10011001的變化，也就是十進(jìn)制00到99的加計(jì)數(shù)過程。在傳統(tǒng)實(shí)驗(yàn)中，要觀察整個(gè)計(jì)數(shù)過程，需要撥動(dòng)99次脈沖源，才可以觀察0到99的遞加計(jì)數(shù)，通常我們只撥動(dòng)幾次脈沖源，觀察兩位數(shù)中間遞加過程，實(shí)驗(yàn)觀察不完整，某些過程中的錯(cuò)誤數(shù)據(jù)無法得到。更甚之，在傳統(tǒng)實(shí)驗(yàn)中，到三位數(shù)字加計(jì)數(shù)乃至多位數(shù)字加計(jì)數(shù)時(shí)，需要增加芯片量，連接導(dǎo)線數(shù)量會(huì)成倍增長，電路連接更是錯(cuò)綜復(fù)雜。而在QuartusⅡ軟件仿真環(huán)境下，我們只需要在原理圖中加入多個(gè)74192芯片模塊即可實(shí)現(xiàn)。

3 結(jié)語

通過以上分析可以看出，在QuartusⅡ軟件仿真環(huán)境下，實(shí)驗(yàn)的操作過程得到簡化，實(shí)驗(yàn)的可操作性得到增強(qiáng)，實(shí)驗(yàn)的靈活性、創(chuàng)新性得到提高。在QuartusⅡ軟件仿真實(shí)驗(yàn)過程中，學(xué)員可以很容易地實(shí)現(xiàn)、修改和完善自己對(duì)擴(kuò)展性實(shí)驗(yàn)內(nèi)容的設(shè)計(jì)，進(jìn)而提高自身的設(shè)計(jì)創(chuàng)新能力和計(jì)算機(jī)應(yīng)用能力。

［1］張彩珍.EDA技術(shù)及實(shí)踐［M］.成都：西南交通大學(xué)出版社，2011.

［2］徐志軍，王金明，尹廷輝.EDA技術(shù)與VHDL設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2008.

［3］潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程（第3版）［M］.北京：科學(xué)出版社，2005.

Quartus Ⅱ Simulation Applications in Electrical Experiments Curriculumof Sergeant Education

XU Kun-yu，WANG Peng-fei
（Basic Experimental Teaching Center，Shijiazhuang Armed Police Sergeant School，Shijiazhuang 050061，China）

Tofurther explorethe basic education reformof sergeant information，traditional experiment is applied bythe way of QuartusⅡsoftware simulation.By analysis and comparison of applications QuartusⅡsoftware simulation experiments and thetraditional hardware experiments，the easy maneuverability of software simulation appliedtothe entire experimental process is pointed out.Andthe innovation and superiority are reflected bythe EDAtechnology inthe curriculumof basic electrical experiments.

EDAtechnology;QuartusⅡSoftware;software simulation;counter

TP391.7

A

1673-2022（2014）04-0058-03

2014－07－16

徐坤玉（1986-），女，河北石家莊人，助教，碩士，研究方向?yàn)殡娮优c通信工程；王鵬飛（1987-），男，河北保定人，助教，研究方向?yàn)橥ㄐ胖笓]。