一種用于RFID標(biāo)簽帶溫度補(bǔ)償?shù)恼袷幤髟O(shè)計(jì)

施樂+楊發(fā)順+陸安江+雷濤

摘 要： 提出了基于TSMC 0.18 μm RF CMOS工藝帶溫度補(bǔ)償高精度振蕩器的設(shè)計(jì)方案。針對(duì)射頻電子標(biāo)簽應(yīng)用的設(shè)計(jì)要求，選用改進(jìn)型的雙電容張弛振蕩器結(jié)構(gòu)。通過溫度補(bǔ)償作用，參考電壓與輸出電流受電源影響較小，保證了振蕩器輸出頻率的穩(wěn)定性。使用SPECTRE工具對(duì)電路進(jìn)行仿真，在1.8 V電源電壓下，-25～100 ℃范圍內(nèi)，中心頻率為1.92 MHz時(shí)最大偏差小于±0.75%，達(dá)到使用的要求，并在此基礎(chǔ)上完成電路的版圖。

關(guān)鍵詞： 雙電容振蕩器； 帶隙基準(zhǔn)； 電壓比較器； 溫度補(bǔ)償

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）07?0133?03

Design of oscillator with temperature compensation for RFID tags

SHI Le， YANG Fa?shun， LU An?jiang， LEI Tao

（Key Laboratory of Micro?Nano?Electronics and Software Technology of Guizhou Province， Guizhou University， Guiyang 550025， China）

Abstract： Based on TSMC′s 0.18 μm RF CMOS process， a desidn scheme of high?accuracy oscillator with temperature compensation is presented. A structure of the improved double?capacitor relaxation oscillator was chosen to meet the design requirements of the RFID tags. In order to guarantee the stability of the oscillator output frequency， the temperature compensation technology was adopted in the oscillator to minimize the effect of power surply on reference voltage and output current. The SPECTRE tool was used for circuit simulation. The result indicates that the maximum frequency deviation is less than ±0.75% at 1.92 MHz center frequency when the circuit works at 1.8 V and the temperature range is -25～100 ℃. It meets the application requirement. On the basis of the simulation， the layout diagram was accomplished.

Keywords： double?capacitor oscillator； band?gap reference； voltage comparator； temperature compensation

0 引 言

射頻識(shí)別（RFID）技術(shù)具有識(shí)讀距離遠(yuǎn)、速度快等優(yōu)點(diǎn)，已逐漸開始在供應(yīng)鏈、物流、倉儲(chǔ)管理及物品跟蹤等領(lǐng)域得到廣泛應(yīng)用[1]。因此，設(shè)計(jì)一個(gè)應(yīng)用于射頻電子標(biāo)簽中的高精度時(shí)鐘電路有著重要意義。

傳統(tǒng)的分立元件電路的時(shí)鐘參考是石英晶體振蕩器，它的性能非常穩(wěn)定， 振蕩頻率幾乎不隨電源電壓、溫度和工藝的變化。但是它不能集成在芯片系統(tǒng)內(nèi)部，導(dǎo)致整體成本也隨之增加，一款可集成于芯片內(nèi)部、成本低廉的高性能時(shí)鐘參考電路的挑戰(zhàn)正在于此。常用的片上時(shí)鐘發(fā)生器有環(huán)形振蕩器和張弛振蕩器兩種振蕩結(jié)構(gòu)。環(huán)形振蕩器是由奇數(shù)個(gè)CMOS反相器級(jí)聯(lián)而成的，每級(jí)反相器都帶一個(gè)負(fù)載電容，振蕩周期是電源到電容進(jìn)行充電的上升過程和電容到地進(jìn)行放電的下降過程共同決定[2]。張弛振蕩器較環(huán)形振蕩器雖然在穩(wěn)定性上有所提升[3]，但是他們的傳統(tǒng)結(jié)構(gòu)都對(duì)電源電壓有較大的依賴性，且受溫度影響嚴(yán)重，不利于實(shí)現(xiàn)高性能芯片的整體設(shè)計(jì)。

本文采用雙電容張弛振蕩結(jié)構(gòu)[4]，較標(biāo)準(zhǔn)的張弛振蕩器有較大改進(jìn)，對(duì)基準(zhǔn)電壓和調(diào)整電流進(jìn)行溫度補(bǔ)償，使電路的時(shí)鐘輸出頻率與工作電壓和偏置電流不相關(guān)，從而抑制了電源的波動(dòng)和偏差。

1 電路設(shè)計(jì)與原理分析

1.1 振蕩器的基本原理

本文采用的振蕩器電路的主要結(jié)構(gòu)如圖1所示。

在圖1的振蕩電路中，兩個(gè)比較器和SR鎖存器形成了整個(gè)電路的振蕩機(jī)制?；鶞?zhǔn)電壓源不僅能為電容在充放電過程中的電壓比較提供一個(gè)高精度的參考[5]，同時(shí)通過一個(gè)電壓—電流轉(zhuǎn)換電路，還能夠?yàn)殡娙萏峁┏浞烹婋娏?。電路的大致工作過程如下：假設(shè)在初始狀態(tài)下， 鎖存器輸出端[Q]為高電平，[Q]為低電平。反相器B的NMOS導(dǎo)通，電容[C2]上的電荷很快完成放電，此時(shí)反相器A的PMOS管導(dǎo)通，流過PMOS管的電流對(duì)[C1]進(jìn)行充電。當(dāng)[V1>Vref]時(shí)，比較器A輸出高電平，通過反相器的緩沖作用，鎖存器[Q]端為低電平，[Q]端為高電平。接下來的[C1]和[C2]的過程剛好相反，直至回到起始狀態(tài)完成一次循環(huán)，即一個(gè)周期。則在理想情況下的周期表達(dá)式為[6]：

[fideal=I（2CVref）] （1）

式中：[I]為反相器對(duì)電容的充電電流。由式（1）可以看出，高精度的參考電壓和電容充電電流對(duì)振蕩器的輸出頻率至關(guān)重要。

圖1 振蕩器的電路結(jié)構(gòu)

1.2 基準(zhǔn)電壓源

與溫度關(guān)系很小的電壓和電流基準(zhǔn)被證實(shí)在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實(shí)際電路中，假設(shè)有相反溫度系數(shù)的兩個(gè)電壓[V1]和[V2，]把它們隨溫度的變化量以適當(dāng)?shù)臋?quán)重相加，使得[α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準(zhǔn)電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負(fù)溫度系數(shù)加權(quán)的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結(jié)具有負(fù)的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關(guān)系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達(dá)式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關(guān)，當(dāng)[VBE]≈750 mV時(shí)，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產(chǎn)生一個(gè)PATA電流，使[R]分擔(dān)的電壓改變量彌補(bǔ)晶體管 BE結(jié)電壓的改變量。設(shè)計(jì)出完整的基準(zhǔn)源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達(dá)式，其中[n]為[Q2]與[Q1]發(fā)射結(jié)的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準(zhǔn)電壓源電路圖

1.3 比較器設(shè)計(jì)

由于本文設(shè)計(jì)的比較器是一個(gè)開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應(yīng)速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應(yīng)速度和輸入信號(hào)差的絕對(duì)值有關(guān)，絕對(duì)值越大，反應(yīng)速度越快，而且還與偏置電壓[Vb]有關(guān)，[Vb]較低時(shí)，差分對(duì)管流過的電流較小，后級(jí)輸出響應(yīng)慢，比較器的反應(yīng)速度也就很慢；反之，比較器的速度會(huì)有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進(jìn)行折中。

2 仿真結(jié)果分析

2.1 基準(zhǔn)源的仿真驗(yàn)證

根據(jù)TSMC 0.18 μm工藝以及本電路的實(shí)際要求，設(shè)計(jì)輸出為1 V的參考電壓。室溫條件下時(shí)，實(shí)際的輸出電壓為1.013 7 V。由于在對(duì)本電路的分析中，并沒有考慮電阻受溫度的影響，在實(shí)際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對(duì)輸出電壓的補(bǔ)償，從而更進(jìn)一步提高了參考電壓的精度。如圖5所示，從輸出結(jié)果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個(gè)波峰和一個(gè)波谷，峰峰值僅為0.3 mV，計(jì)算出的溫漂系數(shù)也僅為2.49 ppm，已經(jīng)具備相當(dāng)高的精度。

圖5 基準(zhǔn)電壓的溫度特性曲線

2.2 振蕩器的仿真驗(yàn)證

本文設(shè)計(jì)的振蕩器的充放電電流來源于基準(zhǔn)電壓源，從而對(duì)溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結(jié)果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時(shí)間相等的低電平，這段時(shí)間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設(shè)計(jì)的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關(guān)系曲線，在較高和較低溫度時(shí)頻率較中心頻率略低，經(jīng)計(jì)算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎(chǔ)上，完成整體電路圖的版圖，如圖8所示。

3 結(jié) 論

通過理論分析和最終的仿真結(jié)果表明，振蕩器頻率受溫度的影響占主導(dǎo)因素。在對(duì)電路進(jìn)行多次溫度補(bǔ)償以后，明顯降低了溫漂系數(shù)。事實(shí)發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結(jié)構(gòu)，同時(shí)由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻(xiàn)

[1] 劉偉峰.一種用于UHF RFID標(biāo)簽的高穩(wěn)定度時(shí)鐘電路[J].西安電子科技大學(xué)學(xué)報(bào)，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學(xué)，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設(shè)計(jì)[J].微電子學(xué)，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學(xué)與計(jì)算機(jī)，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補(bǔ)償晶體振蕩器的設(shè)計(jì)[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2005.

[8] 楊遠(yuǎn)田，王丹.適用于D類音頻功放的PWM高速比較器設(shè)計(jì)[J].微電子學(xué)，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.

圖1 振蕩器的電路結(jié)構(gòu)

1.2 基準(zhǔn)電壓源

與溫度關(guān)系很小的電壓和電流基準(zhǔn)被證實(shí)在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實(shí)際電路中，假設(shè)有相反溫度系數(shù)的兩個(gè)電壓[V1]和[V2，]把它們隨溫度的變化量以適當(dāng)?shù)臋?quán)重相加，使得[α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準(zhǔn)電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負(fù)溫度系數(shù)加權(quán)的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結(jié)具有負(fù)的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關(guān)系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達(dá)式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關(guān)，當(dāng)[VBE]≈750 mV時(shí)，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產(chǎn)生一個(gè)PATA電流，使[R]分擔(dān)的電壓改變量彌補(bǔ)晶體管 BE結(jié)電壓的改變量。設(shè)計(jì)出完整的基準(zhǔn)源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達(dá)式，其中[n]為[Q2]與[Q1]發(fā)射結(jié)的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準(zhǔn)電壓源電路圖

1.3 比較器設(shè)計(jì)

由于本文設(shè)計(jì)的比較器是一個(gè)開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應(yīng)速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應(yīng)速度和輸入信號(hào)差的絕對(duì)值有關(guān)，絕對(duì)值越大，反應(yīng)速度越快，而且還與偏置電壓[Vb]有關(guān)，[Vb]較低時(shí)，差分對(duì)管流過的電流較小，后級(jí)輸出響應(yīng)慢，比較器的反應(yīng)速度也就很慢；反之，比較器的速度會(huì)有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進(jìn)行折中。

2 仿真結(jié)果分析

2.1 基準(zhǔn)源的仿真驗(yàn)證

根據(jù)TSMC 0.18 μm工藝以及本電路的實(shí)際要求，設(shè)計(jì)輸出為1 V的參考電壓。室溫條件下時(shí)，實(shí)際的輸出電壓為1.013 7 V。由于在對(duì)本電路的分析中，并沒有考慮電阻受溫度的影響，在實(shí)際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對(duì)輸出電壓的補(bǔ)償，從而更進(jìn)一步提高了參考電壓的精度。如圖5所示，從輸出結(jié)果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個(gè)波峰和一個(gè)波谷，峰峰值僅為0.3 mV，計(jì)算出的溫漂系數(shù)也僅為2.49 ppm，已經(jīng)具備相當(dāng)高的精度。

圖5 基準(zhǔn)電壓的溫度特性曲線

2.2 振蕩器的仿真驗(yàn)證

本文設(shè)計(jì)的振蕩器的充放電電流來源于基準(zhǔn)電壓源，從而對(duì)溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結(jié)果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時(shí)間相等的低電平，這段時(shí)間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設(shè)計(jì)的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關(guān)系曲線，在較高和較低溫度時(shí)頻率較中心頻率略低，經(jīng)計(jì)算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎(chǔ)上，完成整體電路圖的版圖，如圖8所示。

3 結(jié) 論

通過理論分析和最終的仿真結(jié)果表明，振蕩器頻率受溫度的影響占主導(dǎo)因素。在對(duì)電路進(jìn)行多次溫度補(bǔ)償以后，明顯降低了溫漂系數(shù)。事實(shí)發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結(jié)構(gòu)，同時(shí)由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻(xiàn)

[1] 劉偉峰.一種用于UHF RFID標(biāo)簽的高穩(wěn)定度時(shí)鐘電路[J].西安電子科技大學(xué)學(xué)報(bào)，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學(xué)，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設(shè)計(jì)[J].微電子學(xué)，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學(xué)與計(jì)算機(jī)，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補(bǔ)償晶體振蕩器的設(shè)計(jì)[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2005.

[8] 楊遠(yuǎn)田，王丹.適用于D類音頻功放的PWM高速比較器設(shè)計(jì)[J].微電子學(xué)，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.

圖1 振蕩器的電路結(jié)構(gòu)

1.2 基準(zhǔn)電壓源

與溫度關(guān)系很小的電壓和電流基準(zhǔn)被證實(shí)在許多模擬電路中是必不可少的，也是本電路模塊中的重要組成部分，它的精度將直接影響最終的振蕩頻率。

在實(shí)際電路中，假設(shè)有相反溫度系數(shù)的兩個(gè)電壓[V1]和[V2，]把它們隨溫度的變化量以適當(dāng)?shù)臋?quán)重相加，使得[α1?V1?T+α2?V2?T=0]，這樣就可以得到零溫度系數(shù)的基準(zhǔn)電壓，[Vref=α1V1+α2V2，]從而得到如圖2所示的示意圖。

圖2 正負(fù)溫度系數(shù)加權(quán)的電壓

通過分析可知：

[Vref=IR×R+VBE] （2）

雙極型晶體管的BE結(jié)具有負(fù)的溫度系數(shù)，根據(jù)[IC=IS×exp（VBEVT），]其中[IS∝μkTn2i，][μ]為少數(shù)載流子的遷移率，[ni]為本征載流子濃度，這些參數(shù)與溫度的關(guān)系可以表示為[μ∝μ0Tm，][m≈-32，]且[ni2∝Τ3exp-Eg（kT），]可以得出[VBE]溫度系數(shù)的表達(dá)式：

[?VBE?T=VBE-（4+m）VT-EgqT] （3）

從上式可以看出，[?VBE?T]與[VBE]自身有關(guān)，當(dāng)[VBE]≈750 mV時(shí)，[?VBE?T≈-1.5]mV/K。

要維持輸出電壓的恒定，需要產(chǎn)生一個(gè)PATA電流，使[R]分擔(dān)的電壓改變量彌補(bǔ)晶體管 BE結(jié)電壓的改變量。設(shè)計(jì)出完整的基準(zhǔn)源電路圖，其中電阻使用的[P]電阻，如圖3所示， 可以得到輸出的參考電壓[Vref]的表達(dá)式，其中[n]為[Q2]與[Q1]發(fā)射結(jié)的面積比[7]。

[Vref=VBEQ3+R2R1VTln（n）] （4）

圖3 基準(zhǔn)電壓源電路圖

1.3 比較器設(shè)計(jì)

由于本文設(shè)計(jì)的比較器是一個(gè)開環(huán)電壓比較系統(tǒng)，所以不必考慮其穩(wěn)定性問題，但是要求其靈敏度高、反應(yīng)速度快、擺率大[8]。如圖4所示。

圖4 比較器電路圖

其中反應(yīng)速度和輸入信號(hào)差的絕對(duì)值有關(guān)，絕對(duì)值越大，反應(yīng)速度越快，而且還與偏置電壓[Vb]有關(guān)，[Vb]較低時(shí)，差分對(duì)管流過的電流較小，后級(jí)輸出響應(yīng)慢，比較器的反應(yīng)速度也就很慢；反之，比較器的速度會(huì)有大幅提升，但是功耗也隨之增加，這里需要在速度和功耗之間進(jìn)行折中。

2 仿真結(jié)果分析

2.1 基準(zhǔn)源的仿真驗(yàn)證

根據(jù)TSMC 0.18 μm工藝以及本電路的實(shí)際要求，設(shè)計(jì)輸出為1 V的參考電壓。室溫條件下時(shí)，實(shí)際的輸出電壓為1.013 7 V。由于在對(duì)本電路的分析中，并沒有考慮電阻受溫度的影響，在實(shí)際仿真過程中，采用的是rphpoly（P型高摻雜多晶硅）電阻[9]，加入了電阻對(duì)輸出電壓的補(bǔ)償，從而更進(jìn)一步提高了參考電壓的精度。如圖5所示，從輸出結(jié)果上看，輸出參考電壓[Vref]在隨溫度變化（-25～100 ℃）的過程中，出現(xiàn)了一個(gè)波峰和一個(gè)波谷，峰峰值僅為0.3 mV，計(jì)算出的溫漂系數(shù)也僅為2.49 ppm，已經(jīng)具備相當(dāng)高的精度。

圖5 基準(zhǔn)電壓的溫度特性曲線

2.2 振蕩器的仿真驗(yàn)證

本文設(shè)計(jì)的振蕩器的充放電電流來源于基準(zhǔn)電壓源，從而對(duì)溫度也不敏感，保證了振蕩頻率的穩(wěn)定性。圖6的仿真結(jié)果為振蕩器輸出的波形，鋸齒波則為電容[C1]充放電的過程，可以看到鋸齒波之間有一段與鋸齒部分時(shí)間相等的低電平，這段時(shí)間則為電容[C2]充放電的過程。由于[C1]和[C2]的交替作用，所以得到的脈沖波占空比為50%，從圖上也可以看出方波的周期大概為0.5 μs，與設(shè)計(jì)的振蕩頻率為1.92 MHz也相吻合。

圖7為振蕩器輸出的振蕩頻率隨溫度變化的關(guān)系曲線，在較高和較低溫度時(shí)頻率較中心頻率略低，經(jīng)計(jì)算，其頻率的最大偏差小于±0.75%，溫漂系數(shù)為119 ppm。并在此基礎(chǔ)上，完成整體電路圖的版圖，如圖8所示。

3 結(jié) 論

通過理論分析和最終的仿真結(jié)果表明，振蕩器頻率受溫度的影響占主導(dǎo)因素。在對(duì)電路進(jìn)行多次溫度補(bǔ)償以后，明顯降低了溫漂系數(shù)。事實(shí)發(fā)現(xiàn)，通過反相器的交叉耦合作用，在不降低振蕩器頻率精度的情況下，可以簡化電路結(jié)構(gòu)，同時(shí)由于不需要片外電容，從而便于集成。

圖6 振蕩器的輸出波形

圖7 振蕩頻率的溫度特性曲線

圖8 整體電路版圖

參考文獻(xiàn)

[1] 劉偉峰.一種用于UHF RFID標(biāo)簽的高穩(wěn)定度時(shí)鐘電路[J].西安電子科技大學(xué)學(xué)報(bào)，2011（4）：71?76.

[2] 胡二虎，汪東旭.一種頻率穩(wěn)定的集成CMOS環(huán)形振蕩器[J].微電子學(xué)，2003（3）：259?261.

[3] 劉斯琳，魏廷存，李丹.一種高頻高精度窗口比較式CMOS振蕩器的設(shè)計(jì)[J].微電子學(xué)，2006（2）：217?219.

[4] 徐海峰，王春鍇，邵丙銑.適用于RFID芯片的CMOS振蕩器[J].微電子學(xué)與計(jì)算機(jī)，2008，25（4）：124?127.

[5] 梁珣，黃顯核，樊燕紅，等.一種新的適于集成的模擬溫度補(bǔ)償晶體振蕩器的設(shè)計(jì)[J].電子器件，2005，28（3）：486?488.

[6] FLYNN M P，LIDHOLM S U. A 1.2 μm CMOS current?controlled oscillator [J]. IEEE Journal of Solid?State Circuits， 1992， 27： 982?987.

[7] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2005.

[8] 楊遠(yuǎn)田，王丹.適用于D類音頻功放的PWM高速比較器設(shè)計(jì)[J].微電子學(xué)，2012（6）：787?791.

[9] LEUNG Chi Yat， LEUNG Ka Nang， MOK P K T. Design of a 1.5 V high?order curvature?compensated CMOS bandgap refe? rence [C]// Proceedings of the 2004 International Symposium on Circuits and Systems. [S.l.]： ISCAS， 2004， 1： 23?26.