厚多晶硅膜飽和摻雜工藝研究

林 麗，聶圓燕，吳曉鶇

（無錫中微晶園電子有限公司，江蘇 無錫 214035）

1 引言

在微電子領(lǐng)域中，多晶硅的應(yīng)用十分廣泛。其中，最多的是用作柵電極，而使用多晶硅來制作電阻也非常常見。一般來說，多晶電阻的方塊電阻值，都在幾十Ω.□-1以上。高值電阻應(yīng)用非常廣泛，制作工藝也很成熟。但是部分特殊電路，會要求將多晶電阻率做到非常低。以下討論的即為低阻的多晶電阻制作。

根據(jù)電路功能的特殊需求，需要制作方塊電阻低至2Ω.□-1～4Ω.□-1的多晶硅薄膜。由于多晶阻值很低，因此采用淀積多晶硅膜、再進行爐管飽和摻雜的方法來完成。

2 多晶硅薄膜淀積

2.1 SiO2襯底

由于低阻多晶電阻需要進行飽和摻雜來完成，多晶硅中的雜質(zhì)濃度非常高。為了防止在飽和摻雜和后續(xù)退火過程中，摻雜雜質(zhì)擴散進入襯底中，在多晶硅和襯底之間，需要有一層較厚的SiO2作為阻擋層。

2.2 LPCVD多晶薄膜淀積

多晶硅通常在580℃～650℃下由硅烷分解淀積。用于淀積多晶硅的主流技術(shù)是LPCVD，因為它的均一性，純度和經(jīng)濟性較好，反應(yīng)副產(chǎn)物少，潔凈度高。多晶硅淀積化學(xué)式如下：

基于多晶硅方塊電阻值要求，集成電路中常用的幾百納米厚度的多晶硅是無法達到的，需要生長厚多晶硅膜。根據(jù)350nm以及1 000nm多晶硅進行飽和摻雜的實驗結(jié)果，預(yù)估要達到2Ω·□-1～4Ω·□-1，需要淀積2 000nm厚的多晶硅薄膜進行飽和摻雜。

3 多晶硅飽和摻雜

3.1 擴散模式

雜質(zhì)在多晶硅膜中，由于晶粒間界的存在，擴散方式比較復(fù)雜。雜質(zhì)在晶粒間界的擴散比晶粒內(nèi)點陣間的擴散快很多。根據(jù)晶粒間界增強擴散和晶粒內(nèi)擴散的相對比較，雜質(zhì)在多晶硅膜中的擴散模式可以分為三類。

A類：晶粒L較小或晶粒內(nèi)的擴散較快，以至從兩邊晶粒間界向晶粒內(nèi)的擴散相互重疊。簡化示意圖見圖1。

圖1 A類擴散模式（陰影區(qū)為摻入雜質(zhì)的區(qū)域）

B類：晶粒較大，或晶粒內(nèi)的擴散較慢，所以在離晶粒間界較遠處趨于零。簡化示意圖見圖2。

圖2 B類擴散模式（陰影區(qū)為摻入雜質(zhì)的區(qū)域，空白區(qū)為未摻入雜質(zhì)區(qū)域）

C類：與晶粒間界擴散相比，晶粒的點陣擴散可以忽略不計，因此，有意義的原子輸運過程只發(fā)生在晶粒間界內(nèi)。簡化示意圖見圖3。

圖3 C類擴散模式（陰影區(qū)為摻入雜質(zhì)的區(qū)域，空白區(qū)為未摻入雜質(zhì)區(qū)域）

為了達到深飽和摻雜，要使多晶摻雜工作在A類方式，即雜質(zhì)在晶粒內(nèi)和晶粒間界同時擴散，并且分布均勻。當(dāng)多晶厚度有限且擴散時間比較長時，擴散模式往往發(fā)展為A類。對于厚多晶硅膜，由于厚度較厚，A類方式就要求很長的摻雜和退火時間。

3.2 擴散方式

多晶硅可以通過擴散、注入或是在淀積時加入摻雜氣體進行摻雜。比較這三種摻雜工藝，主要的不同是擴散的電阻率較低，離子注入的摻雜濃度較低，淀積時加入摻雜氣體的遷移率較低[2]。爐管擴散摻雜是一種高溫過程，摻雜濃度經(jīng)常超過固溶度極限，過剩的摻雜元素分凝在晶粒間界[3]，它使多晶硅的電阻率降得很低。因此，在制作低阻多晶電阻時，采用爐管擴散摻雜方式對多晶硅進行深飽和摻雜。

3.3 爐管摻雜工藝

爐管擴散摻雜多數(shù)采用液態(tài)源。液態(tài)源能提供較好的一致性和純度。多數(shù)液態(tài)源是鹵族化合物，還能起輔助作用：吸收反應(yīng)物，排除重金屬雜質(zhì)。液態(tài)源的工作方式為：在一定溫度下，攜帶氣體通過液態(tài)雜質(zhì)源，帶著源的蒸氣進入擴散爐，即將液態(tài)源轉(zhuǎn)化為氣態(tài)。這種工藝很容易控制氣體流過起泡器的開始或結(jié)束時間，便于工藝控制。

目前，爐管摻雜普遍使用液態(tài)POCl3源，通入N2作為攜帶氣體，進入爐管后與一起通入的O2反應(yīng)，在硅片表面的多晶硅薄膜上生成摻雜雜質(zhì)的氧化物P2O5進行摻雜預(yù)淀積?；瘜W(xué)反應(yīng)式為：

反應(yīng)生成的Cl2被帶走，而P2O5與多晶硅反應(yīng)，P原子被還原出來，通過擴散進入多晶硅薄膜中，并在多晶硅表面生成SiO2。

通入POCl3的預(yù)淀積步驟結(jié)束后，在N2氛圍中進行再擴散，激活雜質(zhì)，并使得雜質(zhì)進行再分布，使雜質(zhì)原子達到穩(wěn)定狀態(tài)，并達到預(yù)期的方塊電阻值。

4 實驗

實驗步驟如圖4。

圖4 實驗步驟

熱氧化生長650nm SiO2作為多晶硅與襯底的阻擋層。本實驗是在單晶硅圓片上直接制作低阻多晶硅膜，因此可以采用熱氧生長SiO2。若在其他襯底上制作，無法采用熱氧化的方式，也可以采用CVD淀積阻擋層的方法。LPCVD分別淀積1 000nm及2 000nm厚度多晶硅薄膜，進行摻雜實驗。影響爐管摻雜電阻值的因素很多，如擴散溫度、氣氛、擴散時間、雜質(zhì)種類、排風(fēng)等。其中擴散溫度、時間比較容易控制和調(diào)節(jié)，實驗時通過對以上因素進行優(yōu)化，在保證達到飽和摻雜的前提下，取最佳條件進行摻雜，并進行重復(fù)性驗證。摻雜結(jié)束出爐后，使用稀HF酸漂掉多晶硅表面的SiO2后，使用四探針儀測試方塊電阻。實驗結(jié)果如表1。

表1 實驗結(jié)果

四探針測試MAP圖如圖5。

圖5 四探針測試MAP圖

5 結(jié)論

從實驗結(jié)果來看，爐管非飽和摻雜的電阻片內(nèi)均勻性較差，且若采用非飽和摻雜方式，勢必要增加多晶厚度。因此，多晶硅的摻雜雖可采用多種方式，對于低阻的多晶硅摻雜，考慮經(jīng)濟性、大生產(chǎn)以及工藝質(zhì)量等方面的因素，應(yīng)選擇采用LPCVD淀積多晶薄膜后使用爐管飽和摻雜的方式。采用該方法能夠較方便地得到穩(wěn)定、均勻的方塊電阻。

[1]Stanley Wolf, Richard N. Tauber. Silicon Processing for the VLSI Era I [M].Lattice Press, 1986.

[2]王陽元.多晶硅薄膜及其在集成電路中的應(yīng)用[M]. 北京：科學(xué)出版社，2001.

[3]李興.超大規(guī)模集成電路技術(shù)基礎(chǔ)[M].北京：電子工業(yè)出版社，1999.

[4]M M Mandurah, K C Saraswat, C R Helms, et al. Dopant Segregation in Polycrystalline Silicon [J]. Appl.Phys.,1980,51：5 755.