與ONO反熔絲FPGA匹配的高壓器件設(shè)計(jì)

周云波 于宗光， 封 晴 胡 凱

(1江南大學(xué)物聯(lián)網(wǎng)工程學(xué)院，無(wú)錫214122)

(2中國(guó)電子科技集團(tuán)公司第五十八研究所，無(wú)錫214035)

隨著電子技術(shù)的發(fā)展，航天飛行器越來(lái)越依賴(lài)于電子系統(tǒng)對(duì)航天飛行器實(shí)施的控制以及進(jìn)行數(shù)據(jù)采集與處理.但是，飛行器內(nèi)部電子系統(tǒng)對(duì)空間輻射的敏感性又威脅著航天飛行器的飛行狀態(tài)與任務(wù)執(zhí)行，因此對(duì)航天電子系統(tǒng)的耐輻射性能提出了更高的要求.存儲(chǔ)器是電子系統(tǒng)的重要組成部分，用于存放電子系統(tǒng)的程序和數(shù)據(jù)信息.輻射引起的存儲(chǔ)器數(shù)據(jù)錯(cuò)誤會(huì)給電子系統(tǒng)的正常工作帶來(lái)數(shù)據(jù)甚至功能的錯(cuò)誤，因此抗輻射存儲(chǔ)器的研制對(duì)宇航電子系統(tǒng)的研發(fā)有重要意義［1］.基于反熔絲現(xiàn)場(chǎng)可編程門(mén)陣列(antifuse FPGA)的反熔絲存儲(chǔ)單元具有卓越的抗輻射性能，因而備受航天用戶(hù)的青睞［2-3］.但對(duì)于成熟的反熔絲FPGA，除了需要制備具有高可靠性的反熔絲器件外，在電路設(shè)計(jì)上還需要設(shè)計(jì)與反熔絲器件特性相匹配的編程電路和讀出電路［4］.

通常，F(xiàn)PGA中的反熔絲存儲(chǔ)單元由1個(gè)反熔絲和1個(gè)選擇管組成.編程選中存儲(chǔ)單元時(shí)，選擇管打開(kāi)，與編程電路連通.在對(duì)反熔絲器件進(jìn)行編程時(shí)，選擇管的源極和漏極之間，以及源極或漏極與柵極之間，需要承載較高的編程電壓Vpp，因此本文選用高壓MOSFET作為反熔絲存儲(chǔ)單元的選擇管.國(guó)外已有基于1.0 μm ONO反熔絲工藝設(shè)計(jì)生產(chǎn)高壓器件的成功范例，其編程電壓不低于16 V［4-5］.目前，國(guó)內(nèi)也有利用 n-well和 n 管場(chǎng)注作為漂移區(qū)，成功將高壓nMOSFET嵌入商用標(biāo)準(zhǔn)CMOS工藝中的相關(guān)報(bào)道，擊穿電壓在23～134 V之間［6-9］.但國(guó)內(nèi)基于ONO反熔絲工藝線并應(yīng)用于FPGA中的高速高壓器件的設(shè)計(jì)生產(chǎn)尚屬空白.

本文采用中國(guó)電子科技集團(tuán)第五十八研究所晶圓的1.0 μm 2P2M ONO反熔絲工藝設(shè)計(jì)生產(chǎn)高壓nMOSFET.對(duì)其ONO反熔絲器件的編程特性研究結(jié)果顯示，有效編程電壓為13.5 V，因此本文設(shè)計(jì)生產(chǎn)的高壓MOSFET的最高耐壓應(yīng)大于14 V.此工藝中，常壓管柵氧厚度為12 nm，n+注入濃度大約為1×1020cm－3，P型襯底的濃度大約為1×1015cm－3，最小溝道長(zhǎng)度為 1 μm，標(biāo)準(zhǔn) nMOSFET的閾值電壓和擊穿電壓分別為VT=0.76 V，VB=11 V.

1 高壓nMOSFET結(jié)構(gòu)

本文注入HVNwell作為漂移區(qū)，高壓nMOS管的截面如圖1所示，產(chǎn)生一個(gè)垂直的和一個(gè)水平的pn結(jié).當(dāng)在漏端加載反向偏壓時(shí)，橫向和縱向耗盡區(qū)同時(shí)擴(kuò)展，并在漂移區(qū)內(nèi)產(chǎn)生交疊.漂移區(qū)和襯底之間的縱向電場(chǎng)與溝道和漏極之間的橫向電場(chǎng)互相作用，使得耗盡區(qū)的寬度快速增加，而表面橫向電場(chǎng)相對(duì)上升緩慢.因此，進(jìn)一步增加反向偏壓時(shí)，體內(nèi)縱向電場(chǎng)將先于表面電場(chǎng)到達(dá)臨界電場(chǎng)而發(fā)生體內(nèi)擊穿，從而提高了器件的整體耐壓.并且，此漂移區(qū)較薄，濃度較高，在實(shí)現(xiàn)高耐壓值的同時(shí)，保證了更低的導(dǎo)通電阻.圖1中，Lc為溝道長(zhǎng)度;Lg為n阱縱向結(jié)深，采用n阱作為漂移區(qū);Ld為漂移區(qū)長(zhǎng)度.

圖1 高壓nMOSFET截面圖

2 高壓nMOSFET擊穿電壓

通過(guò)對(duì)漂移區(qū)長(zhǎng)度 Ld分別為0.9和1.3 μm的2種高壓 nMOSFET進(jìn)行測(cè)試，觀察 Ld對(duì)高壓nMOSFET擊穿電壓的影響，不同柵源電壓VGS下的IV特性測(cè)試曲線如圖2所示.

圖2 高壓nMOSFET的IV特性曲線

由圖可見(jiàn)，2種高壓nMOSFET的擊穿電壓僅有1 V的差別.這是由于受到閾值電壓的限制，n阱縱向結(jié)深Lg變化幅度較小，此外漂移區(qū)較高的濃度也使得電流通過(guò)漂移區(qū)時(shí)壓降較小，因此擊穿電壓沒(méi)有顯著的變化.此時(shí)高壓nMOSFET的擊穿電壓主要由n阱與襯底的pn結(jié)的特性決定.適當(dāng)?shù)卣{(diào)整漂移區(qū)的濃度與深度，可以有效地提高器件的擊穿電壓.

n阱的擴(kuò)散底部是一個(gè)平面，而其側(cè)面則近似為圓柱形曲面，尤其是當(dāng)擴(kuò)散結(jié)較淺時(shí)，擴(kuò)散窗口4個(gè)頂角附近的結(jié)面形狀近似為球面.柱形和球形結(jié)面往往會(huì)引起電場(chǎng)的集中，電場(chǎng)強(qiáng)度大于平面結(jié)，因而在這些區(qū)域中易發(fā)生雪崩擊穿，導(dǎo)致器件耐壓性能降低.為了減小結(jié)深對(duì)擊穿電壓的影響，本文采用深結(jié)擴(kuò)散，增大曲率半徑，減弱電場(chǎng)集中的現(xiàn)象，從而提高雪崩擊穿電壓.

在管子的柵端加載0 V偏置電壓進(jìn)行測(cè)試，n阱縱向結(jié)深Lg對(duì)擊穿電壓的顯著影響如圖3所示.測(cè)試結(jié)果表明，當(dāng) Lc=1.2 μm，Ld=1.3 μm時(shí)，隨著結(jié)深由 0.4 μm 增長(zhǎng)到 1.0 μm，擊穿電壓從13.4 V提升到25 V，提升的幅度高達(dá)11.6 V.

當(dāng)Lg=1.0 μm 時(shí)得到最大擊穿電壓25 V，但此時(shí)高壓nMOSFET的閾值電壓僅為0.17 V，不滿(mǎn)足要求.因此，最優(yōu)化的參數(shù)值為 Lg=0.6 μm，Ld=1.3 μm，Lc=1.2 μm，在柵極偏壓為 0 時(shí)，高壓nMOSFET的擊穿電壓為21.8 V.

圖3 擊穿電壓隨Lg變化的曲線

3 高壓nMOSFET的跨導(dǎo)

MOS器件的跨導(dǎo)gm直接影響器件的速度，是反熔絲FPGA能否提高編程速度的關(guān)鍵因素.但對(duì)于高壓MOSFET來(lái)說(shuō)，輸出跨導(dǎo)gm會(huì)受到漂移區(qū)串聯(lián)電阻的影響，即

式中，Gm為有效跨導(dǎo);Rs為串聯(lián)電阻.高壓器件的漂移區(qū)電阻率較高，在柵極偏壓的作用下，n漂移區(qū)的表面會(huì)形成電子的積累區(qū)，從反型溝道來(lái)的電流首先流入積累區(qū)，再擴(kuò)展進(jìn)入n漂移區(qū)，最后到達(dá)漏區(qū).將漏源當(dāng)作在無(wú)限均勻介質(zhì)中長(zhǎng)度為W的2個(gè)載流線，假設(shè)漏源區(qū)結(jié)面有效半徑為r1和r2，2個(gè)中心之間的有效距離為L(zhǎng)eff，則n區(qū)的串聯(lián)電阻為

本工藝中，HVNwell采用一次離子注入和高壓推進(jìn)以實(shí)現(xiàn)深擴(kuò)散結(jié).增大pn結(jié)的結(jié)面曲率半徑r，可以增大跨導(dǎo).

與柵極交疊的長(zhǎng)度增加，有效溝長(zhǎng)減小，會(huì)導(dǎo)致器件閾值電壓降低，穿通擊穿發(fā)生的幾率增大，耐壓性能下降.為了解決這個(gè)矛盾，本設(shè)計(jì)中將高壓注入與柵極多晶之間的間距保持為0.2 μm，截面如圖4所示.圖中，虛線表示高壓n阱注入后推進(jìn)前的位置，以此說(shuō)明高壓注入與柵極多晶之間的距離.當(dāng)溝道長(zhǎng)度Lc=1.2 μm，漂移區(qū)長(zhǎng)度Ld=1.3 μm時(shí)，漏源電壓 VDS=21 V，柵源電壓 VGS=VDD，高壓nMOSFET飽和電流隨縱向結(jié)深Lg變化的測(cè)試結(jié)果如圖5所示.

圖4 改進(jìn)后高壓nMOSFET截面圖(單位:μm)

測(cè)試曲線表明，結(jié)深的增加提升了器件的飽和電流，從而增加了器件跨導(dǎo)gm值，提高了器件速度.

圖5 飽和電流隨Lg的變化曲線

4 高壓nMOSFET的閾值電壓

在管子的漏端加載0.1 V的偏置電壓進(jìn)行測(cè)試.圖6 為 Lc=1.2 μm，Ld=1.3 μm 時(shí)高壓 nMOSFET閾值電壓隨n阱縱向結(jié)深Lg的變化曲線.

圖6 閾值電壓隨Lg的變化曲線

在生長(zhǎng)局部氧化隔離(LOCOS)的過(guò)程中，由于氧在二氧化硅的擴(kuò)散具有等向性，因此會(huì)在靠近刻蝕窗口的氮化硅層底下生長(zhǎng)出二氧化硅，產(chǎn)生“鳥(niǎo)嘴”效應(yīng)［10］.“鳥(niǎo)嘴”區(qū)與n阱漂移區(qū)邊緣的相互作用，導(dǎo)致在 Lg=0.4 μm 時(shí)，閾值電壓上升到0.89 V.當(dāng)結(jié)深足夠大使得n阱與溝道的漂移區(qū)覆蓋了“鳥(niǎo)嘴”區(qū)時(shí)，源漏之間便會(huì)產(chǎn)生一個(gè)連續(xù)溝道.但是，假如n阱邊緣與“鳥(niǎo)嘴”區(qū)接近，則高壓nMOSFET需要更高的柵壓在“鳥(niǎo)嘴”區(qū)的拐角產(chǎn)生反型層，或者需要更高的漏極偏壓產(chǎn)生到達(dá)溝道的耗盡區(qū).

這一現(xiàn)象嚴(yán)重限制了高壓nMOSFET的性能.過(guò)大的閾值電壓會(huì)導(dǎo)致器件很難進(jìn)入飽和區(qū)，同時(shí)，增加?xùn)艍哼€存在著柵氧擊穿的危險(xiǎn).但一味地增大結(jié)深又會(huì)導(dǎo)致閾值電壓過(guò)小，器件會(huì)在非正常工作狀態(tài)下開(kāi)啟，導(dǎo)致FPGA產(chǎn)生誤編碼.

另外，溝道長(zhǎng)度Lc的選取也同樣影響高壓nMOSFET的閾值電壓.溝道長(zhǎng)度越短，則閾值電壓越小.

為了在高壓管與常壓管之間尋求一個(gè)兼容的閾值電壓，對(duì)溝道進(jìn)行了一次離子注入，調(diào)整高壓nMOSFE的閾值電壓.調(diào)整后的閾值電壓如圖6所示.同時(shí)本設(shè)計(jì)還需滿(mǎn)足 0.6 μm≥Lg＞0.4 μm，最小溝道長(zhǎng)度 Lc，min≥1.2 μm.

5 高壓nMOSFET的其他特性

在進(jìn)行高壓器件設(shè)計(jì)時(shí)，還要考慮源漏之間的穿通擊穿問(wèn)題.為了最優(yōu)化高壓器件性能，穿通擊穿電壓必須遠(yuǎn)大于雪崩擊穿電壓.當(dāng)高壓管的漏端偏壓增大時(shí)，漏結(jié)耗盡區(qū)將會(huì)擴(kuò)展到器件的柵極，一旦耗盡區(qū)擴(kuò)大到器件源端時(shí)，漏源之間直接穿通，便會(huì)出現(xiàn)穿通電流.

一般耗盡區(qū)寬度可表示為

式中，εo為真空介電常數(shù)(8.85 ×10－14F/cm);εs為硅的介電常數(shù)(11.8);q為電子電荷(1.6×10－19C);NA為襯底雜質(zhì)濃度;ND為n阱濃度.由式(3)可知，器件的穿通電壓依賴(lài)于襯底和n阱漂移區(qū)的雜質(zhì)濃度，若設(shè)定漏端承載偏壓為22 V，溝道長(zhǎng)度Lc=1.2 μm時(shí)，襯底的雜質(zhì)濃度應(yīng)大于1×1016cm－3，n阱的注入濃度應(yīng)在1017～1018之間.

對(duì)溝長(zhǎng)Lc=1.0 μm的高壓nMOSFET進(jìn)行實(shí)驗(yàn)，當(dāng)VGS=0時(shí)，漏電流Id隨著漏端電壓的上升而增加，但當(dāng) Lc≥1.2 μm 時(shí)，源漏電流僅在到達(dá)雪崩擊穿電壓時(shí)才會(huì)出現(xiàn)快速增長(zhǎng)的現(xiàn)象.

表1將高壓nMOSFET結(jié)構(gòu)和工藝優(yōu)化前后的測(cè)試結(jié)果進(jìn)行了對(duì)比.由表1可見(jiàn)，改進(jìn)后的高壓nMOSFET漏極飽和電流明顯增大，工作速度得到提升，滿(mǎn)足了反熔絲FPGA工作頻率的要求.

表1 高壓nMOSFET優(yōu)化前后結(jié)構(gòu)參數(shù)和測(cè)試結(jié)果

6 結(jié)語(yǔ)

本文詳細(xì)描述了采用中國(guó)電子科技集團(tuán)第五十八所晶圓ONO反熔絲工藝生產(chǎn)的高壓nMOSFET的設(shè)計(jì)流程和器件特性.該高壓器件工作速度快，閾值電壓為0.78 V，與常壓器件兼容，最優(yōu)參數(shù)下雪崩擊穿電壓達(dá)到22 V，遠(yuǎn)遠(yuǎn)大于ONO反熔絲13.5 V的編程電壓.綜上所述，本文設(shè)計(jì)的高壓nMOSFET成功達(dá)到基于ONO反熔絲FPGA存儲(chǔ)單元選擇管的設(shè)計(jì)要求.

References)

［1］馮彥君，華更新，劉淑芬.航天電子抗輻射研究綜述［J］.宇航學(xué)報(bào)，2007，28(5):1071-1080.Feng Yanjun，Hua Gengxin，Liu Shufen.Radiation hardness for space electronics［J］.Journal of Astronautics，2007，28(5):1071-1080.(in Chinese)

［2］Brac E，F(xiàn)erreyra P，Velazco R，et al.Test and qualification of a fault tolerant FPGA based active antenna system for space applications［C］//10th Test Workshop(LATW).Rio de Janeiro，Brazil，2009:4813814.

［3］王剛，李平，李威，等.反熔絲的研究與應(yīng)用［J］.材料導(dǎo)報(bào)，2011，25(11):30-33.Wang Gang，Li Ping，Li Wei，et al.Research and application of antifuse［J］.Materials Review，2011，25(11):30-33.(in Chinese)

［4］Greene J，Hamdy E，Beal S，et al.Antifuse field programmable gate arrays［J］.Proceeding of IEEE，1993，81(7):1042-1056.

［5］Chiang S，Wang R，Chen J，et al.Oxide-nitride-oxide antifuse reliability［C］//28th Annual Proceedings of Reliability PhysicsSymposium.New Orleans， LA，USA，1990:186-192.

［6］劉奎偉，韓鄭生，錢(qián)鶴，等.兼容標(biāo)準(zhǔn)CMOS工藝的高壓器件設(shè)計(jì)與模擬［J］.半導(dǎo)體學(xué)報(bào)，2003，24(7):758-762.Liu Kuiwei，Han Zhengsheng，Qian He，et al.Design and simulation of high-voltage CMOS device compatible with standard CMOS Technologies［J］.Chinese Journal of Semiconductors，2003，24(7):758-762.(in Chinese)

［7］Zhao Wenbin，Li Leilei，Yu Zongguang.High-voltage MOSFETs in a 0.5μm CMOS process［J］.Chinese Journal of Semiconductors，2008，29(7):1268-1273.

［8］王曉慧，杜寰韓，鄭生，等.具有加長(zhǎng)LDD結(jié)構(gòu)的高壓CMOS器件［J］.功能材料與器件學(xué)報(bào)，2007，13(3):275-278.Wang Xiaohui，Du Huanhan，Zheng Sheng.High voltage CMOS devices with lengthened LDD structures［J］.Journal of Functional Materials and Devices，2007，13(3):275-278.(in Chinese)

［9］Liu Siyang，Qian Qinsong，Sun Weifeng.Analysis of hot-carrier degradation in N-LDMOS transistor with step gate oxide［J］.Journal of Southeast University:English Edition，2010，26(1):17-20.

［10］Chandhi S K.VLSI fabrication principles［M］.New York:John Wiley ＆ Sons，Inc.，1994:717.