一種14位高速DAC的電路設計

唐玉蘭，陳建慧

（1.無錫城市學院，江蘇 無錫 214151；2.無錫職業(yè)技術學院， 江蘇 無錫 214121）

近年來，隨著大規(guī)模集成電路制造技術和CMOS工藝的發(fā)展，片上系統(tǒng)（SOC）被廣泛應用，模擬集成電路也得到了飛速發(fā)展。數(shù)模轉換器（Digital to Analog Converter,DAC）[1-2]是一種將數(shù)字信號轉換成模擬信號的電路或器件，把數(shù)字的輸入信號轉換成模擬的輸出信號，廣泛地應用于信號處理、數(shù)字通信、自動控制等多種領域。DAC和模數(shù)轉換器 （Analog to Digital Converter,ADC）是連接數(shù)字電路和模擬電路的橋梁，特別在國防建設中有著不可估量的重要地位，已經受到學術界和工業(yè)界得廣泛關注。

而隨著電路系統(tǒng)結構的愈加復雜，對系統(tǒng)的速度和精度都提出了更高的要求，這不僅決定了系統(tǒng)性能，影響產品的推廣和應用，并且在某些高端應用領域尤其具有重要的作用。提高系統(tǒng)處理精度和處理速度就需要有高速高精度的數(shù)據轉換裝置，對DAC、ADC等電路提出了更高精度和更快速度的要求。數(shù)模轉換電路的主要發(fā)展趨勢是向高分辨率、高轉換速率、低功耗、單電源低電壓、單片化、CMOS型方向發(fā)展。DAC的核心模塊主要包括高精度可編程基準電流源[3]，DAC編解碼電路，電流源陣列等[4]。文中基于0.18um標準CMOS工藝設計了一個14位高速數(shù)模轉換器，采用了高精度帶隙可編程基準電流源的設計方案，Bit-slice編碼架構的布局方式，共源共柵電流源結構，提供全差分的輸出電流。

一、14位高速電流舵DAC的系統(tǒng)結構設計

要實現(xiàn)高精度高速的DAC電路，首先要選擇快速合適的DAC結構。常用的DAC結構包括電壓定標DAC轉換器、電荷定標DAC轉換器和電流定標DAC轉換器三種類型。這里將采用分段譯碼結構的電流舵DAC結構作為14位400MSPS數(shù)模轉換器的結構。

該DAC由帶隙基準電壓電流源、電流源與電流開關陣列、譯碼器、時鐘構成，如圖1所示。其中，帶隙電流源將產生的電流送給電流源與電流開關陣列，而譯碼器的主要功能是負責將14位輸入數(shù)字信號轉換為歸零（Return-to-zero）碼，把它們作為開關信號，來控制電流源與電流開關陣列。

圖1 DAC系統(tǒng)結構

對于分段譯碼電流舵結構的數(shù)模轉換器，可以根據譯碼電路的復雜程度和數(shù)模轉換器的面積來選擇分段點這里采用的是三段式結構，輸入信號的高4位和中間4位分別采用溫度計碼控制單位電流源，低6位則直接控制二進制加權電流源。這種結構的優(yōu)點是最小化了功耗和面積，同時也實現(xiàn)了電路的高采樣率。

二、核心電路設計

（一）高精度帶隙可編程基準電流源設計

所設計的DAC轉換器的輸出電流范圍為8-32mA，因此為DAC量程可控的輸出基準電路，圖2為設計的可編程基準電流源電路結構。M5-M6通過鏡像得到電流Iref，Idac為8位數(shù)模轉換器產生的電流，兩路電流通過M10-M11相加并鏡像到M13-M14支路，這時流過M7-M8的電流Ibias為Iref與Idac之和。 從以上分析可以看出， 改變數(shù)模轉換器的輸入數(shù)字信號來調節(jié)Idac，就可以達到對Ibias的調節(jié)，從而實現(xiàn)了對電流的可控性。

圖2 可編程基準電流源電路結構

（二）DAC轉換器編解碼電路的實現(xiàn)

DAC轉換器編解碼電路主要是將數(shù)字輸入信號經過數(shù)字編碼的方法，轉換成所需要的編碼方式，這里的編碼方式可以為溫度計碼，也可以是線性碼等，然后把它們送到電流源開關陣列中，目的是選擇需導通的電流源管。

14位DAC轉換器采用的是4+4+6的分段譯碼架構，低6位采用了二進制架構，所以這里不需要采用數(shù)字編碼電路。而轉換器的高8位采用的是溫度計編碼，需要用溫度計編碼電路將輸入信號轉換成溫度計碼。

圖3 DAC轉換器編碼電路的結構圖

圖3中編碼電路的最終輸出編碼為雙路歸零脈沖碼（Dual return-to-zero pulse coding），這里將數(shù)模轉換器輸入的14位數(shù)字編碼分成高中低三段。由于溫度計碼對于制低頻干擾有很好的效果，所以在高4位的DAC采用了溫度計碼編碼。而中間4位的數(shù)模轉換器同樣也采用了溫度計碼編碼方式，其中的全差分結構得到互補的溫度計編碼30位。低位的6位數(shù)模轉換器采用的是簡單的二進制碼編碼，用全差分結構得到互補的二進制編碼12位。經過同步控制得到72位編碼，由于DAC轉換器的精度很高，達到14位，而且速度達到200MHz，因此開關時序和內部相鄰信號串擾（ISI）對于DAC轉換器無雜散動態(tài)范圍（SFDR）的影響將會非常敏感[5]，所以在輸出控制電流陣列之前使用一個輸出級將它們轉換為對開關時序和內部相鄰信號串擾（ISI）抑制能力較強的雙路歸零脈沖碼，編碼電路的最后輸出為144位的雙路歸零脈沖碼。

目前電流型DAC轉換器的溫度計編碼電路主要有兩種架構，一種是Row-Column編碼架構，一種是Bit-Slice編碼架構。

這里的DAC轉換器的精度達到14~16位，對各種干擾特別敏感，因此DAC轉換器的版圖布局采用的是Bit-slice編碼架構的布局方式。以4位二進制碼為例進行說明，根據溫度計碼編碼電路真值表，通過簡單的邏輯化簡可得到4位溫度計編碼電路的具體實現(xiàn)，如圖4所示。在具體電路設計時遵循了這樣三個規(guī)則[6,7]：（1）信號傳輸路徑最短；（2）信號傳輸延遲一致；（3）使用最少的邏輯門。此外，鎖存器在本電路中的使用目的是為了進一步保證輸入信號的同步。

圖4 4位溫度計編碼電路的具體實現(xiàn)

（三）電流源陣列的實現(xiàn)

DAC轉換器編碼電路最后輸出為全差分雙路歸零脈沖碼，互補電流源陣列的單元電路如圖5所示。圖5是電流源和輸出控制開關電路，這是電流舵結構的模數(shù)轉換器中重要的組成部分，采用的是共源共柵的電流源結構。全差分控制開關A和B控制電流源，提供全差分的輸出電流。

圖5 電流源開關單元電路

開關控制 A1、A3和 A2、A4為互補信號，由編碼器產生。IOUT和IOUTN處接RSET，其電流由各個子電流源匯聚而成，且為互補信號輸出。

使用了全差分雙路歸零脈沖碼的電流源陣列的最終實現(xiàn)如圖6所示。高6位為溫度計編碼，一共使用了126個電流源；中間位DAC轉換器為4位，采用溫度計碼編碼方式，一共使用了30個電流源；低6位為二進制編碼方式，一共使用了16個電流源。這樣就可以得到進一步細化的DAC的電路結構圖。

圖6 電流源陣列的結構

三、版圖設計

在高精度CMOS電流型DAC版圖布局中，電流源晶體管陣列是最核心的部分[7]，電流源晶體管之間的失配引起的隨機誤差會限制DAC的準確性，所以主要討論電流源晶體管的布局方案。就電流源晶體管的布局而言，采用的是共中心的布局方案，如圖7所示。

圖7 電流源陣列晶體管匹配布局

最終設計的DAC整體版圖如圖8所示。該DAC電路模塊的設計，采用SMIC 0.18um 1P6M混合信號CMOS工藝。

圖8 DAC版圖

四、仿真結果

目前，該DAC模塊已經成功內嵌于一款輸出頻率為20MHz的高速頻率合成器電路9957中，如圖9所示。DAC的正弦編碼仿真波形如圖10所示。圖示波形為RSET=10K，CODE=127。由圖中曲線可看到帶隙基準為1.15v，最大輸出電流約為19.6mA。在應用中可根據需求通過調節(jié)RSET值和CODE值調節(jié)輸出電流大小?？梢缘玫皆揇AC的無雜散動態(tài)范圍為72.47 dB，設計達到了應用需求。

圖9 DDS-9957芯片顯微照片

圖10 DAC正弦仿真波形

五、結論

數(shù)模轉換電路是混合信號處理系統(tǒng)中接口的關鍵。本文設計了一款14位高速電流定標DAC，給出了系統(tǒng)結構設計，詳細描述了核心模塊的電路設計，給出了電流源晶體管的布局方案和DAC的整體版圖。采用SMIC 0.18um 1P6M混合信號CMOS工藝，使用Hspice仿真器，在微機和SUN工作站上進行設計和仿真，用Cadence Virtuso軟件進行版圖設計。對整個DAC進行了仿真驗證，證明該電路滿足設計需求。目前，所設計的DAC已經成功應用于一款輸出頻率為20MHz的高速頻率合成器電路中，芯片測試結果表明該DAC動態(tài)和靜態(tài)性能良好。

[1]Van der Plas G,Vandenbussche J,Sansen W.A 14-bit intrinsic accuracy Q2 random walk CMOS DAC[J].IEEE J.Solid-State Circuits.1999.34(12):1708-1718.

[2]Mercer D A.Low-Power Approaches to High-Speed Current-Steering Digital-to-Analog Converters in 0.18-um CMOS [J].IEEE J.Solid-State Circuits.2007.42(8):1688-1698.

[3]Guan X K,Wan G A.A 3V 110μW 3.1ppm/℃ Curvature compensated CMOS bandgap reference[C].IEEE ISCAS.Island of Kos,Greece.2006:602-606.

[4]Henriques B,Franca J.A high-speed programmable CMOS interface system combining D/A conversion and FIR filtering[J].IEEE J.Solid-State Circuits,1994.8(29):972-977.

[5]Cong Y,Geiger R.A 1.5-V 14-bit 100-MS/s selfcalibrated DAC[J].IEEE J.Solid-State Circuits,2003,38(12):2051-2060.

[6]Abdelhalim K,Genov R.CMOS DAC-Sharing Stimulator for Neural Recording and Stimulation Arrays[J].Digital Signal Processing,2011:1712-1715.

[7]Bastos J,Marques A,Steyaert M.A 12-bit intrinsic accuracy high-speed CMOS DAC[J].IEEE J.Solid-State Circuits.1998.33(12):1959-1969.