基于自適應(yīng)高階補(bǔ)償CMOS帶隙基準(zhǔn)源的設(shè)計(jì)

王宇星，姜盛瑜 ，吳 金

（1. 無錫科技職業(yè)學(xué)院，江蘇 無錫，214028；2. 海力士半導(dǎo)體中國有限公司，江蘇 無錫，214028；3. 東南大學(xué)無錫分校，江蘇 無錫，214135）

1 引 言

隨著集成電路的飛速發(fā)展，使得電壓基準(zhǔn)被廣泛用于DC-DC、LDO、A/D、D/A 以及 DRAMS等混合電路中。其要求輸出電壓不隨電源電壓、工藝參數(shù)和溫度的變化而變化。在眾多基準(zhǔn)電路中，帶隙基準(zhǔn)（BGR）電路的研究最為廣泛[1～5]。高階補(bǔ)償方法主要有兩類:一種是分段線性補(bǔ)償[6]，結(jié)構(gòu)相對簡單但精度有限；另一種是提取基準(zhǔn)中PN結(jié)電流非線性量補(bǔ)償輸出電壓的非線性量[7]，理論上可達(dá)到理想的補(bǔ)償效果，但補(bǔ)償控制結(jié)構(gòu)復(fù)雜，運(yùn)放失調(diào)等非理想特性的影響使補(bǔ)償效果難以實(shí)現(xiàn)，可控性與穩(wěn)定性不高。

本文采用基本的分段補(bǔ)償原理[8～9]，結(jié)合自適應(yīng)負(fù)反饋控制結(jié)構(gòu)，實(shí)現(xiàn)了一種結(jié)構(gòu)簡單且精度高的非線性溫度電流補(bǔ)償結(jié)構(gòu)，將基準(zhǔn)溫度系數(shù)降低到1×10-6/℃以內(nèi)。

2 高階補(bǔ)償原理與結(jié)構(gòu)

2.1 工作原理

一階線性補(bǔ)償基準(zhǔn)的溫度特性為圖1（a）所示的開口向上或開口向下的對稱分布，為實(shí)現(xiàn)高階補(bǔ)償降低一個數(shù)量級的溫度特性，最有效的方法是將一階線性補(bǔ)償?shù)膯畏鍢O值變?yōu)楦叽窝a(bǔ)償下的多峰極值，從而降低基準(zhǔn)電壓峰-峰值的變化量。為此需適當(dāng)調(diào)節(jié)一階線性補(bǔ)償量，將原來位于溫區(qū)中點(diǎn)即常溫附近的峰值調(diào)整到溫區(qū)的高溫或低溫端，與此對應(yīng)的另一端則通過自適應(yīng)的高階補(bǔ)償形成另一個或多個峰值，通過控制非對稱的一階和高階補(bǔ)償關(guān)系，使寬溫區(qū)范圍內(nèi)的紋波電壓變化均勻并趨于平衡。

圖1 電壓基準(zhǔn)的補(bǔ)償溫度特性

以開口向下（上）的一階基準(zhǔn)溫度特性為例，若一階基準(zhǔn)在高溫段輸出偏大，如圖1（b）所示，則在低（高）溫段對輸出支路注入適量的負(fù)溫度系數(shù)電流或分流正溫度系數(shù)電流，以降低低（高）溫下的正溫度系數(shù)，形成低（高）溫區(qū)下輸出基準(zhǔn)的局部峰值，并在整個溫區(qū)內(nèi)形成雙峰輸出。同樣，若一階非對稱補(bǔ)償基準(zhǔn)的低溫值偏大，如圖1（c）所示，則需在高（低）溫段注入正溫度系數(shù)電流或分流負(fù)溫度系數(shù)電流，以降低高（低）溫下的負(fù)溫度系數(shù)。電流的注入與分流在控制原理上是等效的，針對開口向下的輸出特性，合理配置一階非對稱補(bǔ)償?shù)奶匦耘c不同補(bǔ)償起始點(diǎn)的電流微量控制，即可實(shí)現(xiàn)輸出“N”型或“M”型的二階補(bǔ)償輸出特性曲線。

圖2給出了基于以上原理實(shí)現(xiàn)的一種帶隙基準(zhǔn)高階補(bǔ)償結(jié)構(gòu)，電路的主體部分是基于運(yùn)放控制的1.2V電壓模帶隙基準(zhǔn)電壓，通過調(diào)節(jié)PTAT限流電阻和輸出支路電阻的比例關(guān)系，獲得圖1（a）所示開口向下的一階基準(zhǔn)補(bǔ)償特性。當(dāng)采用二階補(bǔ)償時，補(bǔ)償結(jié)構(gòu)如圖1（c）所示，應(yīng)先通過調(diào)節(jié)電阻比例得到圖1（b）中開口向下的一階帶隙基準(zhǔn)非對稱特性（實(shí)線部分），隨后通過附加的Mn管的補(bǔ)償作用，實(shí)現(xiàn)二階補(bǔ)償特性。

圖2 電壓?；鶞?zhǔn)補(bǔ)償電路

2.2 高階補(bǔ)償結(jié)構(gòu)

在曲率補(bǔ)償原理的基礎(chǔ)上，利用分段補(bǔ)償?shù)脑?，將全溫度范圍劃分為若干個子區(qū)間分段進(jìn)行補(bǔ)償[10]，采用如圖3所示的自適應(yīng)高階補(bǔ)償輸出結(jié)構(gòu)，補(bǔ)償管分裂成等區(qū)間個數(shù)的若干個NMOS管。

圖3中Mc補(bǔ)償管的柵電位可在Vref電壓附近靈活調(diào)節(jié)，當(dāng)VG＞Vref時，補(bǔ)償管的正溫度系數(shù)電流調(diào)節(jié)作用增強(qiáng)；相反，當(dāng)VG＜Vref時，負(fù)溫度系數(shù)電壓調(diào)節(jié)作用減弱。此外，圖3中Mc1與Mc2兩個高階補(bǔ)償NMOS管的協(xié)調(diào)配合，可獲得兩個不同高溫起點(diǎn)下負(fù)溫度系數(shù)補(bǔ)償作用的疊加，實(shí)現(xiàn)高階補(bǔ)償特性。

圖3 自適應(yīng)高階補(bǔ)償控制結(jié)構(gòu)

3 仿真驗(yàn)證與分析

本電路運(yùn)用 Cadence Spectre工具，采用CSMC 0.35μm、3.3V CMOS工藝，在-40℃＜T＜125℃范圍下進(jìn)行仿真。

電路補(bǔ)償是通過并聯(lián)Mn管來實(shí)現(xiàn)的，補(bǔ)償管溫度特性測試如圖4，Mn管閾值電壓為負(fù)溫度特性，VGS采用高于基準(zhǔn)電壓的柵壓驅(qū)動而具有正溫度特性，由此形成Mn正溫度系數(shù)電流如圖5所示。由于Mn 管VGS與VTN之間的有效驅(qū)動電壓隨溫度下降而減小，因此當(dāng)溫度下降到某一臨界點(diǎn)時，Mn截止。調(diào)節(jié)Mn管的柵源電壓，Mn的補(bǔ)償作用在整個溫區(qū)內(nèi)有效。

圖4 Mn補(bǔ)償管VGS、VTH溫度特性

圖5 Mn補(bǔ)償管的電流溫度特性

從圖4可見Mn管開啟很早，全溫區(qū)補(bǔ)償，由于Mn管補(bǔ)償電流隨溫度增加不斷上升，流過并聯(lián)Rn的電流正溫度系數(shù)減小，輸出電壓降低，并且一階非對稱曲線高溫段正溫度系數(shù)的減小程度遠(yuǎn)大于低溫段。

補(bǔ)償技術(shù)后，在-40℃～125℃的溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)在五個工藝角下為：0.984×10-6/℃、7.245×10-6/℃、10.17×10-6/℃、4.741×10-6/℃、1.405×10-6/℃。

如圖7所示，tt模型下補(bǔ)償后PSRR在低頻100Hz為-60.82dB，10kHz為-29.59dB。電源電壓在0～3.3V范圍內(nèi)變化，輸出基準(zhǔn)電壓與電源電壓關(guān)系如圖8所示。當(dāng)電源電壓在2.3V～3.3V范圍內(nèi)變化時，輸出基準(zhǔn)值為1.3V，其電壓值波動為4mV/V。

4 結(jié)束語

圖6 不同工藝角溫度特性曲線

圖7 基準(zhǔn)電壓PSRR特性曲線

圖8 基準(zhǔn)電壓隨電源電壓變化特性

本文提出了一種新的電壓基準(zhǔn)高階補(bǔ)償方法。采用分段補(bǔ)償控制，同時利用輸出支路內(nèi)部自適應(yīng)負(fù)反饋控制，通過在低溫段和高溫段分別注入或分流不同溫度系數(shù)的電流，將一階線性補(bǔ)償?shù)膯畏鍢O值變?yōu)槎喾鍢O值，將輸出電壓的變化范圍降低到幾十微伏的量級。與傳統(tǒng)的高階補(bǔ)償基準(zhǔn)電路相比，新的自適應(yīng)高階補(bǔ)償結(jié)構(gòu)對溫度系數(shù)的改善十分明顯?；贑SMC 0.35μm CMOS工藝的仿真結(jié)果表明，3.3V工作電壓下，電壓?；鶞?zhǔn)在-40℃～125℃溫區(qū)范圍內(nèi)輸出電壓變化幅度只有4mV，溫度系數(shù)僅為0.98×10-6/℃，在高精度低成本方面具有明顯的技術(shù)優(yōu)勢。

[1] Piero Malcovati ,Franco Maloberti ,Carlo Fiocchi，et al.Curvature-Compensate BiCMOS Bandgap with 1 V Supply Voltage[J] . IEEE Journal of Solid-state Circuit,2001,36 :1076-1081.

[2] Piero Malcovati ,Franco Maloberti ,Carlo Fiocchi，et al.Curvature-Compensate BiCMOS Bandgap with 1 V Supply Voltage[J] . IEEE Journal of Solid-state Circuit,2001,36 :1076-1081.

[3] Andrea B. Op-Amps and startup circuits for CMOS bandgap reference with near I-V Supply[J].IEEE Journal of Solid-Static Circuits,2002,37(10):1339-1343.

[4] Gray P R, Meyer RC., Zhou Ninghua, Chen Yousong ,trans.Analysis and Design of Analog Integrated Circuits[M].Beijing: Higher Education Press,2003.

[5] K N Leung, P K T Mok, C Y Leung. A 2-V 23-μA -5.3×10-6/℃ curvature- Compensated CMOS Bandgap Voltage Reference[J]. IEEE J. SSC, 2003, 38(3) : 561-564.

[6] H. L. Wang, X. Q. Lai, Y. S. Li, et al. A Piecewise-Linear Compensated Bandgap Reference[J]. Chinese Journal Of Semiconductors, 2004, 25(7): 771-777.

[7] P. Malcovati, F. Maloberti, C. Fiocchi,et al.. Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage[J]. IEEEJSSC,2001, 36(7): 1076-1081.

[8] Gabriel A. Rincon-Mora, Phillip E. Allen. A 1.1V Current-Mode and Piecewise-LinearCurvature-Corrected andgap Reference[J]. IEEE Journal of Solid-State Circuits,1998,33(10): 1551-1554.

[9] 鄭朝霞，鄒雪城，等. 一種高精度易擴(kuò)展的分段線性補(bǔ)償帶隙基準(zhǔn)源[J]. 微電子學(xué)與計(jì)算機(jī)，2008，25（8）：33-36.

[10] T. Jiang, H. Z. Yang. Bandgap Reference Design by Means of Multiple Point Curvature Compensation[J].Chinese Journal of Semiconductors, 2007, 28(4):490-495.