曾 嫦
(成都天奧電子股份有限公司,成都 611731)
晶體振蕩器(簡稱晶振)作為電子設(shè)備中的關(guān)鍵器件,其性能指標對電子設(shè)備綜合性能起著至關(guān)重要的作用。隨著現(xiàn)代無線通信技術(shù)的飛速發(fā)展,各種電子設(shè)備特別是航空、航天電子設(shè)備對晶體振蕩器的輸出頻率等指標提出了更高要求,研制難度越來越大。本文利用傳統(tǒng)電路設(shè)計結(jié)合電路仿真的方法研制出了一種滿足某項目需要的高頻晶體振蕩器。該振蕩器要求輸出標稱頻率為200MHz,相位噪聲為£(1kHz)≤-135dBc/Hz,工作溫度范圍為-55℃~+85℃,隨機振動量級達到GJB360A方法214-I-D級。
高頻晶體振蕩器研制主要有兩種思路:一種是直接采用高次泛音直振,另一種則是采用低頻振蕩倍頻輸出。本文中的高頻晶體振蕩器研制選擇后者,利用這種方法組成的晶體振蕩器原理框圖見圖1。由圖可知,晶體振蕩器包括振蕩電路、倍頻、放大濾波、加熱體及控溫電路等5部分。
圖1 晶體振蕩器原理框圖Fig.1 Block diagram of crystal oscillator
晶體振蕩器上電后,主振部分起振工作,在加熱體和控溫電路共同作用下,晶體諧振器快速進入恒溫狀態(tài),總體而言,此時的主振輸出功率較低,于是其后的低噪聲放大器對主振輸出信號進行小信號放大,并隔離后端電路對主振的影響。按照預(yù)定技術(shù)路線,在振蕩電路之后增加一個倍頻器以對主振輸出的100MHz信號進行轉(zhuǎn)換,以達到輸出用戶需要的200MHz信號。放大濾波電路設(shè)置在晶體振蕩器的最末端,提供3項功能:第一,倍頻器在產(chǎn)生所期望的二次諧波的同時,不可避免地產(chǎn)生了其它高次諧波,需要將高次諧波和其它雜波濾除;第二,調(diào)整晶體振蕩器輸出功率;第三,對負載進行阻抗匹配,確保輸出信號質(zhì)量。
對于200MHz的高頻晶體振蕩器而言,采用過高的泛音次數(shù)是不合適宜的。當(dāng)晶體諧振器工作在高次泛音時其等效電阻值將較工作在低次泛音時顯著增大,這會直接影響晶體諧振器主振電路的有載QL值,進而影響到晶體激勵電平的選用和電路的相位噪聲;不過,采用過低的泛音次數(shù)同樣不可取,比如5次,此時晶體諧振器基頻達到40MHz,需要加工極薄的晶片,不僅影響電路的抗振性能,而且還對晶體諧振器的生產(chǎn)工藝提出了更高的要求。在本設(shè)計中,選用了5次泛音100MHz的晶體諧振器,主振電路的輸出頻率為100MHz,倍頻后再輸出200MHz目標信號。
鑒于并聯(lián)型晶體振蕩器的晶體諧振器工作于串聯(lián)諧振頻率和并聯(lián)諧振頻率之間,晶體諧振器呈感性,在振蕩電路中可作電感使用,減少了在振蕩器中電感的使用量,有利于提高振蕩器的穩(wěn)定性,因此在設(shè)計時優(yōu)先選用并聯(lián)晶體振蕩電路。并聯(lián)型晶體振蕩器主要包括米勒電路、克拉普電路、柯爾匹茲電路和皮爾斯等4種電路?;趦伞坝欣焙蛢伞暗汀痹瓌t(即有利于提高晶體諧振器有載QL,有利于降低晶振相位噪聲;晶體諧振器激勵電平低,放大器引入的調(diào)相噪聲低),本設(shè)計選擇了改進型皮爾斯電路。
振蕩電路是晶體振蕩器的核心,包括主振電路和低噪聲放大電路兩部分。按照總體設(shè)計思路,主振電路部分選用改進型皮爾斯電路,可以利用其應(yīng)用頻率范圍寬、穩(wěn)定度高、低溫特性好、容易起振以及易實現(xiàn)低相位噪聲的特點。其原理電路如圖2所示,實際電路采用了發(fā)射極接地方式。圖中晶體諧振器B1等效為一電感,從而使得整個主振電路能滿足電容三點式振蕩所需要的振幅和相位條件。這種電路在增加了泛音選頻回路(L2,C1)后,可激勵晶體諧振器在高次泛音頻率上振蕩[1],理論上最高可達35次泛音,工作頻率可超過1GHz,因此非常適合本文的設(shè)計要求。
圖2 主振電路Fig.2 The principal oscillation circuit
本設(shè)計中的倍頻電路采用晶體管倍頻法,如圖3所示。這種倍頻電路與調(diào)諧放大電路類似,但倍頻電路部分的晶體管工作于伏安特性曲線的截止區(qū),利用其非線性產(chǎn)生多次諧波,輸出時再利用電路調(diào)諧初選出需要的目標頻率。
圖3 倍頻電路Fig.3 Octave circuit
放大濾波電路將倍頻電路選出的目標頻率進行放大,同時凈化頻譜,將不需要的其它諧波、雜波及100MHz基頻濾除,所以在濾波電路部分采用無源帶通形式,圖4是本設(shè)計所采用的放大濾波電路。
圖4 放大濾波電路Fig.4 Amplifying and filtering circuit
為了提高輸出頻率的穩(wěn)定性,應(yīng)將晶體的環(huán)境溫度控制在晶體諧振器的拐點附近,需要高精度控溫電路。本文的控溫電路采用了傳統(tǒng)的橋式溫度感知與調(diào)整方式,如圖5所示,用功率管(V1)直接對晶體諧振器加熱,采用這種方法,溫度控制精度高,整體功耗低,避免了傳統(tǒng)方式不必要的接觸式熱傳導(dǎo)損耗。
圖5 控溫電路Fig.5 Temperature-controlled circuit
眾所周知,機械振動影響晶體振蕩器相位噪聲,作為振蕩電路中的關(guān)鍵元件,晶體諧振器的抗振能力舉足輕重。資料表明,SC切晶體諧振器的振動靈敏度是FC切晶體諧振器的1/420,是AT切晶體諧振器的1/830,在抗振方面,SC切晶體諧振器具有明顯的優(yōu)勢[2]。此外,SC切晶體諧振器還具有老化率小、相位噪聲低、短穩(wěn)好、熱瞬變補償?shù)饶芰?。本設(shè)計中選擇SC切晶體諧振器。
晶體振蕩器工作在惡劣振動環(huán)境時,當(dāng)各種振蕩、沖擊因素疊加達到一定程度后,會引起晶體振蕩器輸出頻率發(fā)生偏移、相位噪聲惡化等電氣性能變化。為消除或減輕各種因素對晶體振蕩器的振動影響,需采取必要的綜合措施。
首先,在元件選擇上,除了像晶體諧振器這樣的特殊器件外,應(yīng)盡可能選用表面貼裝元件,避免使用引線元件。慎用電感,必須使用時,宜采用抗振能力更強的一體成型封閉式電感取代傳統(tǒng)空心電感。
其次,在晶體諧振器內(nèi)部支架設(shè)計上采用多支點帶狀支撐架技術(shù),支架材料是使用高強度鋼片,并用真空冷壓焊密封,本文采用TO-5封裝形式。安裝到印制板時還通過點焊方式進一步固定本體。
再次,在外殼結(jié)構(gòu)及安裝方面,晶體振蕩器外殼和底座采用輕質(zhì)鋁合金材料,印制板經(jīng)過絕緣子后焊接,其與底座之間適當(dāng)填充特殊減振材料,然后固定于底座,完成終調(diào)之后,底座與外殼灌封。
本文中研制的晶體振蕩器采用了射頻模擬電路,電路的尺寸非常小,指標要求高,為了提高設(shè)計的準確性,縮短研制周期,利用射頻仿真工具ADS(Advanced Design System)提供的諧波平衡分析功能對電路進行了諧波失真和相位噪聲仿真設(shè)計[3]。圖6和圖7是晶體振蕩器仿真設(shè)計圖形。其中,圖6為反復(fù)調(diào)整元件參數(shù)后仿真的幅度與諧波抑制曲線,圖7為確定最終元件參數(shù)后仿真分析得出的相位噪聲曲線。
圖6 幅度及諧波抑制仿真曲線Fig.6 The simulation plot of amplitude and harmonic suppression
圖7 相位噪聲仿真曲線Fig.7 The simulation plot of phase noise
由圖 6可見,晶振輸出幅度仿真結(jié)果為11.688dBm,諧波抑制達到36.5dB。由圖7可見,晶振相位噪聲仿真結(jié)果為-161.6dBc/Hz@1kHz。
基于仿真分析,我們研制出了200MHz高頻晶體振蕩器。圖8是所研制晶體振蕩器使用PN8010相噪測試系統(tǒng)實測相噪曲線。
圖8 相位噪聲測試曲線Fig.8 The test plot of phase noise
比較圖 7與圖8可見,仿真曲線在輸出頻率100 Hz以內(nèi)較實測曲線優(yōu)15dB左右,在100 Hz以遠基本優(yōu)于20dB。初步分析這是由于晶振輸出頻率較高,電路分布參數(shù)難以準確得到,并且晶體諧振器的模型也可能有一定的偏差,從而導(dǎo)致仿真結(jié)果與實測數(shù)據(jù)存在一定差距。值得欣慰的是,在輸出功率、諧波抑制上實測數(shù)據(jù)與仿真結(jié)果保持高度一致。
由圖8可見,在偏離載頻1kHz處相位噪聲優(yōu)于-145dBc/Hz,而偏離載頻1kHz以遠相位噪聲未能表現(xiàn)出更佳的性能,可能受到測試所用參考信號源的相位噪聲基底的限制。
表1是200MHz晶體振蕩器主要技術(shù)指標設(shè)計要求值與實際測試值的對照表。由表可知,本文研制的晶體振蕩器技術(shù)指標均優(yōu)于用戶要求,在抗振性能方面尤其突出。
表1 晶振技術(shù)指標對照表Table 1 The cross tabulation of technical specification of the crystal oscillator
無論是實驗室測試還是最終用戶反饋使用效果都表明,本文采用的研制方法是有效的。在研制中發(fā)現(xiàn),高頻晶體振蕩器調(diào)試工作量遠大于相同指標的低頻晶體振蕩器,具有較強的經(jīng)驗性。我們在降低調(diào)試工作量上進行了一些嘗試,取得了不少進展,但沒有質(zhì)的突破,還有相當(dāng)可觀的挖掘空間。
另外,隨著頻率的繼續(xù)上升,分布參數(shù)的影響進一步凸顯,高頻特別是超高頻晶體振蕩器的研制難度將呈急劇攀升之勢。而從市場角度而言,在一些特殊領(lǐng)域高頻振蕩器卻有著極其旺盛的需求。所以,如果開展300MHz甚至更高頻率的晶體振蕩器研制,會是一件非常有意義的事。
[1] 杰克R史密斯.現(xiàn)代通信電路[M].2版.龐堅清,譯.北京:人民郵電出版社,2006.Jack R Smith.Modern Communication Circuits[M].2nd ed.Translated by PANG Jian-qing.Beijing:People′s Posts and Telecom Press,2006.(in Chinese)
[2] 趙聲衡,趙英.晶體振蕩器[M].北京:科學(xué)出版社,2008.ZHAO Sheng-heng,ZHAO Ying.Crystal oscillator[M].Beijing:Science Press,2008.(in Chinese)
[3] 陳艷華,李朝暉.ADS應(yīng)用詳解[M].北京:人民郵電出版社,2008.CHEN Yan-hua,LI Zhao-hui.The detailed explanation of ADS application[M].Beijing:People′s Posts and Telecom Press,2008.(in Chinese)