EDA技術(shù)實(shí)驗(yàn)箱的設(shè)計(jì)與實(shí)現(xiàn)

陳曙光

（徐州建筑職業(yè)技術(shù)學(xué)院 信息電子工程學(xué)院，江蘇 徐州 221008）

EDA技術(shù)實(shí)驗(yàn)箱的設(shè)計(jì)與實(shí)現(xiàn)

陳曙光

（徐州建筑職業(yè)技術(shù)學(xué)院 信息電子工程學(xué)院，江蘇 徐州 221008）

現(xiàn)有的EDA實(shí)驗(yàn)設(shè)備遠(yuǎn)遠(yuǎn)不能滿足學(xué)生對(duì)新器件、新EDA軟件、新技術(shù)學(xué)習(xí)的需要，因而研制出Altera公司MAX II器件系列EPM240T為核心，QuartusII9.0為軟件環(huán)境的EDA技術(shù)實(shí)驗(yàn)箱，并將其應(yīng)用于數(shù)字系統(tǒng)設(shè)計(jì)教學(xué)中。EDA技術(shù)實(shí)驗(yàn)箱滿足了EDA技術(shù)教學(xué)中數(shù)字系統(tǒng)設(shè)計(jì)的要求，同時(shí)也為數(shù)字電子技術(shù)教學(xué)提供了仿真實(shí)驗(yàn)環(huán)境。

EDA技術(shù)；實(shí)驗(yàn)箱；EPM240T；硬件電路；PCB

0 引 言

微電子技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，推動(dòng)了現(xiàn)代電子設(shè)計(jì)技術(shù)的進(jìn)步?；贓DA（Electrontic Design Automation）技術(shù)的電子系統(tǒng)設(shè)計(jì)成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主流方法[1]。以培養(yǎng)高技能應(yīng)用性人才為己任的高職教育在實(shí)踐教學(xué)環(huán)節(jié)上也應(yīng)緊跟科技的進(jìn)步，為此，2003年徐州建筑職業(yè)技術(shù)學(xué)院電子類(lèi)專(zhuān)業(yè)購(gòu)置了第一批基于CPLD的EDA技術(shù)實(shí)驗(yàn)箱。它是以ACEX1K100QC208-3芯片為核心器件，計(jì)算機(jī)為平臺(tái)，在Altera公司的Maxplus II10.0軟件環(huán)境中，通過(guò)硬件描述語(yǔ)言或原理圖輸入的方式，將生成的目標(biāo)文件下載到芯片中，實(shí)現(xiàn)數(shù)字系統(tǒng)設(shè)計(jì)。隨著科學(xué)技術(shù)的迅速發(fā)展，Altera公司軟件工具已經(jīng)升級(jí)為功能更全的QuartusII，它支持Altera公司最新的CPLD和FPGA器件。為了適應(yīng)教育改革、學(xué)科發(fā)展及應(yīng)用性人才培養(yǎng)的需要，該學(xué)院自主研制了以Altera公司MAX II器件系列EPM240T100C5N為核心器件，PS/2接口電路、矩陣鍵盤(pán)、RS232串口通信及LED動(dòng)靜態(tài)顯示為外圍電路的EDA技術(shù)實(shí)驗(yàn)箱。EDA技術(shù)實(shí)驗(yàn)箱的硬件電路設(shè)計(jì)采用美國(guó)Mentor Graphics公司PADS完成，編程及邏輯仿真環(huán)境為Altera公司的QuartusII9.0。

1 EDA技術(shù)實(shí)驗(yàn)箱的硬件電路設(shè)計(jì)

EDA技術(shù)實(shí)驗(yàn)箱電路部分包括主芯片EPM240T（CPLD）、電源電路、輸入電路、輸出電路及時(shí)鐘電路，如圖1所示。

1.1 主芯片EPM240T的結(jié)構(gòu)及特點(diǎn)

2006年，Altera公司推出的MAX II器件系列是一款革命性的CPLD產(chǎn)品。新型MAX II CPLD是基于新的顯示查找表(LUT)體系，非易失性Flash存儲(chǔ)模塊和JTAG控制電路實(shí)現(xiàn)了成本優(yōu)化的架構(gòu)；與上一代產(chǎn)品相比成本降低了一半，動(dòng)態(tài)功耗只有原來(lái)的1/10；MAX II器件支持高達(dá)300MHz的內(nèi)部時(shí)鐘，可為用戶提供更高的系統(tǒng)級(jí)性能；MAX II CPLD內(nèi)的Flash存儲(chǔ)器用戶可訪問(wèn)且可編程，也可用于用戶定義的數(shù)據(jù)；MAX II器件支持實(shí)時(shí)在系統(tǒng)可編程，允許用戶編程正在工作的器件；MAX II架構(gòu)支持MultiVolt，允許器件在1.8V、2.5V或3.3V電壓環(huán)境下工作；MAX II CPLD具有一種被稱(chēng)為JTAG翻譯器的功能，這種功能允許通過(guò)MAX II器件執(zhí)行定制的JTAG指令，配置單板上不兼容JTAG協(xié)議的器件，從而簡(jiǎn)化了單板管理；MAX II CPLD的I/O能力加強(qiáng)了其易用性和系統(tǒng)集成能力。EPM240T是MAX II器件系列中的一款，它包含邏輯單元（LEs）數(shù)為240，典型等效宏單元為192，最大用戶I/O管腳80個(gè)，用戶Flash存儲(chǔ)器8 192字節(jié)，速度等級(jí)3ns、4ns、5ns，最快tpd1（角至角性能）4.7ns，可用封裝為100-PinTQFP等[2]。

圖1 EDA技術(shù)實(shí)驗(yàn)箱電路

1.2 電源電路

EDA技術(shù)實(shí)驗(yàn)箱采用輸出電壓+5V，輸出電流不小于500mA的直流穩(wěn)壓電源供電，發(fā)光二極管作為電源指示燈。如果在不使用全部模塊的情況下，也可以通過(guò)USB供電。電路系統(tǒng)3.3V由LM1117低壓差調(diào)節(jié)器提供，適當(dāng)選取電阻R1和R2，可實(shí)現(xiàn)1.25V～13.8V輸出電壓范圍，電容C1、C2、C3、C4為旁路電容，輸入電容C5對(duì)輸出電壓穩(wěn)定具有重要的作用。EDA技術(shù)實(shí)驗(yàn)箱系統(tǒng)電源電路如圖2所示。

1.3 輸入電路

圖2 EDA技術(shù)實(shí)驗(yàn)箱系統(tǒng)電源電路

輸入電路包括JTAG接口電路、矩陣鍵盤(pán)電路、20個(gè)獨(dú)立按鍵電路和PS/2接口電路。在10針JTAG接口電路中將信號(hào)TCK（測(cè)試時(shí)鐘）、TDO（測(cè)試數(shù)據(jù)輸出）、TMS（測(cè)試模式選擇）和TDI（測(cè)試數(shù)據(jù)輸入），分別配置給主芯片CPLD的P24、P25、P22和P23管腳，這樣方便與Altera公司標(biāo)準(zhǔn)的USB-Blaster下載線連接。如果程序?qū)?×4矩陣鍵盤(pán)掃描，其內(nèi)容則通過(guò)數(shù)碼管顯示。數(shù)據(jù)輸入由20個(gè)獨(dú)立按鍵完成，實(shí)現(xiàn)數(shù)字系統(tǒng)中的0、1功能，以滿足中規(guī)模數(shù)字電路設(shè)計(jì)要求。PS/2接口電路可以與標(biāo)準(zhǔn)的PS/2接口鍵盤(pán)、鼠標(biāo)實(shí)現(xiàn)通信，并將當(dāng)前鍵盤(pán)的鍵值在數(shù)碼管上顯示。

1.4 輸出電路

（1）LED點(diǎn)陣顯示電路。LED點(diǎn)陣采用4個(gè)8×8點(diǎn)陣拼在一起組成16×16點(diǎn)陣，可以顯示一個(gè)完整的漢字。同時(shí)采用4片74HC595級(jí)聯(lián)分別做列（行）掃描。LED點(diǎn)陣列（行）掃描電路如圖3所示。

圖3 LED點(diǎn)陣列（行）掃描電路

（2）LED動(dòng)靜態(tài)顯示電路。根據(jù)數(shù)字系統(tǒng)設(shè)計(jì)需要，EDA技術(shù)實(shí)驗(yàn)箱由74HC138提供位選端驅(qū)動(dòng)7段數(shù)碼管組成靜態(tài)和動(dòng)態(tài)顯示電路，以滿足數(shù)字鐘、電子琴等電路輸出顯示需要，這樣可避免通過(guò)CPLD電路時(shí)的電流太大，同時(shí)省下5個(gè)I/O口。另外，電路中還配有紅、黃、綠三色發(fā)光二極管，滿足模擬交通燈控制電路和流水燈電路的顯示需要。

（3）有源蜂鳴器。有些數(shù)字電路設(shè)計(jì)需要用到音效或音樂(lè)，內(nèi)設(shè)有蜂鳴器、驅(qū)動(dòng)電路。為了降低CPLD功耗，采用一個(gè)NPN三極管驅(qū)動(dòng)蜂鳴器，CPLD提供一定頻率的脈沖信號(hào)，經(jīng)三極管放大來(lái)驅(qū)動(dòng)有源蜂鳴器。

1.5 USB TO RS232串口通信電路

EDA技術(shù)實(shí)驗(yàn)箱與PC機(jī)及筆記本電腦的雙機(jī)通信，是利用USB轉(zhuǎn)RS232協(xié)議方式實(shí)現(xiàn)，同時(shí)USB口還可以為系統(tǒng)提供+5V直流電壓。其串口通信電路由CH341及其外圍電路實(shí)現(xiàn)，如圖4所示。

圖4 USB TO RS232串口通信電路

1.6 時(shí)鐘電路

開(kāi)發(fā)板上提供50MHZ有源晶振，可以為整個(gè)系統(tǒng)電路提供時(shí)鐘信號(hào)。

2 EDA技術(shù)實(shí)驗(yàn)箱的PCB設(shè)計(jì)

EDA技術(shù)實(shí)驗(yàn)箱的PCB設(shè)計(jì)屬于數(shù)字電路設(shè)計(jì)范疇，其資源分布如圖5所示?？垢蓴_是PCB設(shè)計(jì)過(guò)程中需要特別注意的問(wèn)題。在PCB設(shè)計(jì)過(guò)程中采取的抗干擾措施包括：a.將50MHZ的有源晶振盡可能靠近CLK0 (CPLD的12腳)，晶振下面不走線，并且做鋪銅隔離。b.主芯片做了覆銅接地處理，過(guò)孔數(shù)目只有2個(gè)，安裝時(shí)盡量做到元件的管腳盡量短。c.利用地網(wǎng)代替大面積覆銅，I/O口盡量靠近電路板邊沿，走線采用45°折角等。d.在電源電路中，電源線規(guī)格是2mm，地線加寬為3mm，同時(shí)將開(kāi)發(fā)板上的3.3V走線與地之間保持一定的距離，反饋線遠(yuǎn)離電感，其他信號(hào)線盡可能短。e.退耦電容盡量靠近各個(gè)芯片的周?chē)?，引腳盡量短，已達(dá)到濾除電源中的高頻雜波，減少I(mǎi)C座的使用，避免寄生電容引入[3-4]。

圖5 EDA技術(shù)實(shí)驗(yàn)箱資源分布

3 EDA技術(shù)實(shí)驗(yàn)箱的功能驗(yàn)證

EDA技術(shù)實(shí)驗(yàn)箱設(shè)計(jì)安裝完成后，為了驗(yàn)證其功能是否達(dá)到要求，以模擬交通燈實(shí)驗(yàn)為例，在QuartusII9.0中進(jìn)行程序的編寫(xiě)，經(jīng)過(guò)編譯、仿真后下載到目標(biāo)芯片EPM240T中進(jìn)行功能實(shí)現(xiàn)。該實(shí)驗(yàn)要求首先南北走向通行，即南北綠燈亮、東西紅燈亮；然后轉(zhuǎn)到南北黃燈亮，東西紅燈亮以及南北紅燈亮，東西黃燈亮的延時(shí)狀態(tài)，最后進(jìn)入東西走向通行，即東西綠燈亮，南北紅燈亮。模擬交通燈仿真波形如圖6所示。其中，row(0…1)代表東西南北方向，r、g、y分別代表紅、綠、黃三色信號(hào)燈。通過(guò)對(duì)仿真波形的分析，確定其波形實(shí)現(xiàn)了功能要求，然后再將程序下載到目標(biāo)芯片中。程序下載前，首先將CPLD器件引腳P14、P15、P16分別作為紅、黃、綠三色的顯示控制，P5、P6、P7、P8分別作為北、東、西、南的控制管腳，待程序下載到目標(biāo)芯片后，通過(guò)對(duì)三色發(fā)光二極管的點(diǎn)亮順序分析，確定模擬交通燈實(shí)驗(yàn)正確地實(shí)現(xiàn)了功能要求，表明該EDA技術(shù)實(shí)驗(yàn)箱基本達(dá)到了設(shè)計(jì)的要求[5]。

4 結(jié)束語(yǔ)

本文以Altera公司MAX II器件系列EPM240T為核心器件，進(jìn)行了EDA技術(shù)實(shí)驗(yàn)箱的硬件電路設(shè)計(jì)和PCB設(shè)計(jì)，并對(duì)EDA技術(shù)實(shí)驗(yàn)箱進(jìn)行了功能驗(yàn)證。實(shí)驗(yàn)表明，EDA技術(shù)實(shí)驗(yàn)箱不僅能滿足EDA技術(shù)教學(xué)中數(shù)字系統(tǒng)設(shè)計(jì)的要求，同時(shí)也為數(shù)字電子技術(shù)教學(xué)提供了仿真實(shí)驗(yàn)環(huán)境。EDA技術(shù)實(shí)驗(yàn)箱的設(shè)計(jì)制作不但滿足了學(xué)生對(duì)新器件、新技術(shù)和新設(shè)計(jì)方法的學(xué)習(xí)需要，而且也提高了教師對(duì)新器件運(yùn)用的能力，這對(duì)實(shí)驗(yàn)設(shè)備的更新研制及學(xué)校的可持續(xù)發(fā)展具有重要的意義。

圖6 模擬交通燈仿真波形

[1]陳曙光.將PADS Power引入EDA技術(shù)教學(xué)中[J].中國(guó)現(xiàn)代教育裝備，2009(13):57-59.

[2]MAX II CPLD系列[EB/OL]．(2006-10-12)[2010-04-24].http://www.altera.com.cn/products/devices/cpld/max2/mx2-index.jsp.

[3]張俊濤，陳曉莉.EDA實(shí)驗(yàn)開(kāi)發(fā)板的研制[J].現(xiàn)代電子技術(shù)，2002(2):23-26.

[4]丁嘉.基于CPLD的開(kāi)發(fā)板設(shè)計(jì)與實(shí)現(xiàn)[J].寧波大紅鷹職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2006(2):31-36.

[5]舒強(qiáng)，黃志剛，游榮義.基于CPLD的EDA實(shí)驗(yàn)與開(kāi)發(fā)板設(shè)計(jì)[J].中國(guó)現(xiàn)代教育裝備，2008(1):78-80.

[責(zé)任編輯：謝樹(shù)林]

Design and Practice of EDA Technological Experimental Box

CHEN Shuguang
(School of Information Electronic Engineering, Xuzhou Institute of Architectural Technology, Xuzhou, 221008, China)

The present EDA laboratory equipment is far from meeting the students' need for new devices, new EDA software and learning new technology. Therefore, EDA technology experimental box with Altera MAX II device of family EPM240T as the core and Quartus II 9.0 as the software environment is produced and applied to the teaching of digital system design. EDA technology experimental box meets the demand of digital system design in EDA technological teaching and provides the simulated experimental environment for the teaching of digital electronic technology.

EDA technology; Experimental box; EPM240T; Hardware circuit; PCB

TN702

A

1671-4326(2010)03-0053-04

2010-04-29

徐州建筑職業(yè)技術(shù)學(xué)院課程建設(shè)項(xiàng)目（90250886500125）

陳曙光（1970—），女，吉林省吉林人，徐州建筑職業(yè)技術(shù)學(xué)院信息電子工程學(xué)院講師，碩士.