基于CPCI總線技術(shù)的相控陣天線測試系統(tǒng)設(shè)計(jì)

宋云霞 劉永濤 黃田韻

(1.中國電子科技集團(tuán)公司第38研究所 合肥 230088;2.孔徑陣列與空間探測安徽省重點(diǎn)實(shí)驗(yàn)室 合肥 230088)

0 引言

隨著電子技術(shù)的發(fā)展和整機(jī)功能的需求增加,相控陣天線的規(guī)模越來越大、工作模式越來越復(fù)雜。在所有整機(jī)產(chǎn)品的研發(fā)過程中,為了能夠?qū)Υ笠?guī)模、多模式控制的相控陣天線系統(tǒng)的設(shè)計(jì)性能進(jìn)行全面測試,需要設(shè)計(jì)一種通用可擴(kuò)展的相控陣天線測試系統(tǒng),能夠?qū)ο嗫仃囂炀€陣面的功能指標(biāo)和相位一致性等進(jìn)行檢測,故基于CPCI總線技術(shù)的相控陣天線測試系統(tǒng)便應(yīng)運(yùn)而生。該測試系統(tǒng)以CPCI機(jī)箱為測試設(shè)備組成的載體,通過CPCI總線實(shí)現(xiàn)板間信息高速交互,由波控計(jì)算機(jī)產(chǎn)生原始控制參數(shù)和全陣控制碼值,波束控制板接收波控計(jì)算機(jī)的控制信息,產(chǎn)生控制時序和相應(yīng)天線子陣單元的控制碼,整個測試系統(tǒng)與暗室測試設(shè)備進(jìn)行同步交互完成閉環(huán)測試,從而實(shí)現(xiàn)對相控陣天線如內(nèi)定標(biāo)、單個收發(fā)組件定標(biāo)態(tài)、多個波位等工作模式[1]的全面性能測試。本文詳細(xì)描述了相控陣天線測試系統(tǒng)的軟硬件設(shè)計(jì)實(shí)現(xiàn),并說明工程設(shè)計(jì)的實(shí)際應(yīng)用驗(yàn)證情況。

1 測試系統(tǒng)的原理說明與組成設(shè)計(jì)

相控陣天線是相控陣?yán)走_(dá)的核心組成部分,通過控制相控陣天線波束的指向變化來進(jìn)行電子掃描。大量的輻射器(小天線)組成天線子陣單元,每個輻射器都有一個可控移相器,每個移相器都由控制碼值來控制,通過控制碼值改變天線孔徑上的相位分布來實(shí)現(xiàn)波束在空間的掃描,從而完成相控陣天線的工作[2]。

根據(jù)天線原理可知,為了在(θB,φB)方向上獲得波束能量的最大值,應(yīng)有

(1)

(2)

其中λ為雷達(dá)射頻信號的波長;d1、d2為陣列天線方位向和俯仰向的單元間距;(θB,φB)為天線波束指向方位角、俯仰角。系統(tǒng)工作時只要按照式(1)和式(2)的要求控制各個收發(fā)組件移相器的移相讀數(shù)來改變“陣內(nèi)相位差”β和α,即可實(shí)現(xiàn)相控陣天線波束的兩維電控掃描。

根據(jù)兩維矩形柵格相控陣天線原理,可使公式(1)、公式(2)線性簡化為

C(m,n)=mα(θ,φ)+nβ(θ,φ)+Δ(m,n)+α0

(3)

式(3)中,m和n分別為該天線單元的行、列序數(shù);Δ(m,n)為修正值;α0為初始相位值。從公式(3)可以看出,對于每一行(列)的收發(fā)組件而言,除去移相基準(zhǔn)值后,對應(yīng)任何一個波位的波控?cái)?shù)據(jù)都是呈簡單的線性遞增關(guān)系[3-4]。

根據(jù)上述相控陣天線波束指向的原理說明,大規(guī)模相控陣天線測試系統(tǒng)的設(shè)計(jì)與硬件組成如圖1所示,系統(tǒng)的硬件設(shè)備由CPCI測試機(jī)箱、波控計(jì)算機(jī)和多個波束控制板等組成,與波控計(jì)算機(jī)和多個波束控制板內(nèi)運(yùn)行的測試軟件構(gòu)成整個相控陣天線測試系統(tǒng)。暗室測試設(shè)備通過網(wǎng)線與波控計(jì)算機(jī)通信,確定測試時機(jī),并通過暗室探頭接收相控陣天線形成的波束信號進(jìn)行解析處理;波控計(jì)算機(jī)接收暗室測試設(shè)備下發(fā)的工作指令開展測試工作,產(chǎn)生天線測試的控制參數(shù)和全陣控制碼值,并通過CPCI總線傳輸給波束控制板;波束控制板完成CPCI總線傳輸?shù)臄?shù)據(jù)協(xié)議解析,產(chǎn)生控制碼和控制時序,接收暗室發(fā)送的控制碼刷新和時序同步等信號,完成與暗室交互控制的功能。CPCI總線具有高速并行和一主多從等優(yōu)點(diǎn),使用CPCI總線設(shè)計(jì)技術(shù)可使波束控制板具備互換性[5];波束控制板的數(shù)量越多則天線陣面測試單元數(shù)量越多,能夠測試的相控陣天線的規(guī)模就越大;根據(jù)所選CPCI機(jī)箱的插槽數(shù),可確定所承載的波束控制板的最大數(shù)量,也可以使用多個CPCI機(jī)箱及其設(shè)備實(shí)現(xiàn)測試系統(tǒng)的級聯(lián)擴(kuò)展。

圖1 相控陣天線測試系統(tǒng)的原理設(shè)計(jì)與硬件組成

2 測試系統(tǒng)的各組成部分設(shè)計(jì)

2.1 波控計(jì)算機(jī)的主要功能設(shè)計(jì)

波控計(jì)算機(jī)的硬件設(shè)計(jì)是選用32位總線的通用CPCI計(jì)算機(jī)板卡即可,其操作系統(tǒng)環(huán)境為windows7 32bit,軟件開發(fā)環(huán)境為QT4.8+VS2008,在波控計(jì)算機(jī)上主要進(jìn)行相控陣天線測試軟件的設(shè)計(jì)開發(fā),實(shí)現(xiàn)天線時序/使能和工作模式等控制參數(shù),以及天線幅度和相位等控制碼的計(jì)算產(chǎn)生,再通過CPCI總線發(fā)送給波束控制板。波控計(jì)算機(jī)的軟件設(shè)計(jì)流程如圖2所示。

圖2 波控計(jì)算機(jī)軟件設(shè)計(jì)流程

波控計(jì)算機(jī)軟件模塊的主要功能設(shè)計(jì)如表1所示。

表1 波控計(jì)算機(jī)軟件設(shè)計(jì)實(shí)現(xiàn)的主要功能

2.2 波束控制板的設(shè)計(jì)實(shí)現(xiàn)

2.2.1 波束控制板的硬件設(shè)計(jì)

波束控制板的硬件設(shè)計(jì)如圖3所示,以Xilinx K7系列FPGA為核心控制芯片,外圍包括CPCI總線PCI9030橋片、EEPROM配置芯片、NOR型FLASH存儲配置芯片、JTAG調(diào)試口、 SRAM芯片、TTL接口驅(qū)動器、RS422驅(qū)動器、RS422接收器、TTL長線驅(qū)動器、電源模塊和PCI連接器等器件組成。其設(shè)計(jì)原理是CPCI總線橋片PCI9030解析CPCI總線協(xié)議,接收波控計(jì)算機(jī)發(fā)送的控制參數(shù)和控制碼值等寫入FPGA芯片,并讀取FPGA芯片內(nèi)容發(fā)送至波控計(jì)算機(jī)的功能;EEPROM配置芯片完成了PCI9030橋片的上電配置,完成CPCI總線設(shè)備信息及存儲信息區(qū)間劃分等配置;晶振芯片SG-8002JC-40M為FPGA提供40M時鐘,在FPGA內(nèi)部進(jìn)行分頻或倍頻給FPGA電路提供所需時鐘;FLASH芯片N25Q256用來存儲FPGA的配置信息和應(yīng)用程序,在波束控制板上電后,FPGA主動讀取FLASH信息調(diào)用配置信息并啟動應(yīng)用程序;2片LTM4616電源芯片采用并聯(lián)工作模式,提供5V電源轉(zhuǎn)1.0V/16A和3.3V/16A電源供FPGA芯片和波束控制板上相關(guān)芯片使用,MIC37501-1.8BR提供3.3V轉(zhuǎn)1.8V/5A電源供FPGA芯片使用;2片SRAM存儲器IS64LV51216并聯(lián)使用,其為FPGA提供512K的32位存儲空間,存儲相控陣天線波控碼,解決了FPGA內(nèi)部存儲空間不足的問題;TTL長線驅(qū)動器SN74128NSR輸出TTL同步信號與暗室測試設(shè)備進(jìn)行交互,其它各接口驅(qū)動器完成子陣面工作信號的接收驅(qū)動和轉(zhuǎn)換等功能;PCI連接器裝配在波束控制板上,通過CPCI機(jī)箱背板,完成與波控計(jì)算機(jī)的信息交互。

圖3 波束控制板的硬件設(shè)計(jì)

2.2.2 波束控制板的軟件設(shè)計(jì)

相控陣天線測試系統(tǒng)實(shí)現(xiàn)相控陣天線的內(nèi)定標(biāo)、單個收發(fā)組件定標(biāo)態(tài)和多個波位等工作模式測試,其中內(nèi)定標(biāo)對相控陣天線中組件的全狀態(tài)進(jìn)行測試,單個收發(fā)組件定標(biāo)態(tài)對單個組件進(jìn)行基態(tài)測試,多個波位對相控陣天線進(jìn)行方向圖測試,具體實(shí)現(xiàn)是由波控計(jì)算機(jī)下發(fā)不同的控制碼來控制組件狀態(tài),配合暗室測試設(shè)備的同步信號,由暗室探頭采樣完成閉環(huán)測試。波束控制板的FPGA軟件功能設(shè)計(jì)流程與軟件功能模塊組成如圖4所示。

在硬件實(shí)現(xiàn)的基礎(chǔ)上,根據(jù)測試需求進(jìn)行軟件開發(fā),實(shí)現(xiàn)相控陣天線的測試。FPGA軟件開發(fā)在Xilinx ISE14.7工具上進(jìn)行,內(nèi)部劃分為6大功能模塊包括波控計(jì)算機(jī)與FPGA地址交互、時鐘產(chǎn)生、FPGA讀寫、遙測、SRAM存儲器讀寫、控制碼及遙測請求產(chǎn)生和控制時序產(chǎn)生等模塊[6],具體FPGA內(nèi)部模塊功能實(shí)現(xiàn)如表2所示。

圖4 FPGA軟件功能設(shè)計(jì)流程與軟件功能模塊組成

表2 FPGA內(nèi)部模塊功能實(shí)現(xiàn)

3 測試系統(tǒng)的應(yīng)用驗(yàn)證

在實(shí)際應(yīng)用驗(yàn)證中,某相控陣天線全陣面共有600多個收發(fā)組件組成7個子陣單元,使用了本文所述測試系統(tǒng)進(jìn)行性能指標(biāo)測試,測試系統(tǒng)使用1個波控計(jì)算機(jī)板、7個波束控制板,測試了內(nèi)定標(biāo)、單個收發(fā)組件定標(biāo)態(tài)、多個波位三種工作模式,設(shè)置了重頻周期800～2500Hz、系統(tǒng)時鐘頻率3M/4M/5M,多種極化交叉時序等參數(shù),完成了駐波小于1.4、輻射效率大于85%、遠(yuǎn)場交叉極化小于-25dB、接收增益大于40dB、單通道發(fā)射輸出功率大于2W等天線性能指標(biāo)的測試,全面驗(yàn)證了測試系統(tǒng)的設(shè)計(jì)功能,達(dá)到了相控陣天線性能測試的目的。

在設(shè)計(jì)驗(yàn)證中,同步握手設(shè)計(jì)非常重要。在首次對單個收發(fā)組件定標(biāo)態(tài)測試時,出現(xiàn)暗室探頭與測試組件的位置偏差,經(jīng)過查驗(yàn)發(fā)現(xiàn)是控制碼的下發(fā)和暗室測試設(shè)備的同步信號處理不匹配的問題,導(dǎo)致暗室探頭的采樣位置和控制通道位置不匹配,解決方法是波束控制板對接收的暗室同步信號進(jìn)行計(jì)數(shù),同時波控計(jì)算機(jī)從波束控制板回讀計(jì)數(shù),再根據(jù)回讀的計(jì)數(shù)下發(fā)對應(yīng)的控制碼值,進(jìn)而形成控制碼值和同步信號以及暗室采樣探頭的同步,解決了測試組件位置偏差的問題。

4 結(jié)束語

本文以實(shí)際工程應(yīng)用案例為依托,針對基于CPCI總線技術(shù)的相控陣天線測試系統(tǒng)進(jìn)行了設(shè)計(jì)說明,介紹了相控陣天線測試系統(tǒng)的組成,說明了波控計(jì)算機(jī)軟件的工作流程,詳細(xì)描述了以FPGA為核心的波束控制板的硬件設(shè)計(jì)以及FPGA軟件模塊的設(shè)計(jì)流程與功能實(shí)現(xiàn),并闡述了工程設(shè)計(jì)過程中的問題解決方法。通過工程設(shè)計(jì)和應(yīng)用驗(yàn)證,該測試系統(tǒng)的設(shè)計(jì)具有一定的實(shí)際應(yīng)用價值,可以對大規(guī)模、多模式控制的相控陣天線進(jìn)行性能測試。