基于數(shù)據(jù)預(yù)處理的側(cè)信道分析優(yōu)化方法

趙毅強(qiáng) 王慶雅 馬浩誠(chéng) 張啟智 葉 茂 王漢寧 何家驥*

①(天津大學(xué)微電子學(xué)院 天津 300072)

②(清華大學(xué)集成電路學(xué)院 北京 100084)

1 引言

隨著高精度局部電磁攻擊方法的成熟，以及局部電磁分析算法的完善，密碼芯片面對(duì)的威脅也越來越大，因此對(duì)密碼產(chǎn)品的抗側(cè)信道攻擊能力進(jìn)行評(píng)估已成為密碼測(cè)評(píng)的重要內(nèi)容。美國(guó)國(guó)家標(biāo)準(zhǔn)技術(shù)研究所(National Institute of Standards and Technology, NIST)發(fā)布的密碼模塊安全標(biāo)準(zhǔn)FIPS140-3[1]以及我國(guó)發(fā)布的GM/T 0028-2014《密碼模塊安全技術(shù)要求》[2]和GM/T0008-2012《安全芯片密碼檢測(cè)準(zhǔn)則》[3]已將抗側(cè)信道攻擊能力用作評(píng)估的重要依據(jù)。 同時(shí)，一些側(cè)信道防護(hù)措施的有效性必須通過安全評(píng)估來驗(yàn)證。

側(cè)信道攻擊一般可分為4個(gè)階段：建立泄露模型、采集側(cè)信道泄露信息、數(shù)據(jù)預(yù)處理以及密鑰分析。其中數(shù)據(jù)預(yù)處理是分析密鑰的基礎(chǔ)，數(shù)據(jù)的純凈度會(huì)對(duì)密鑰猜測(cè)的準(zhǔn)確度有很大的影響。因此，數(shù)據(jù)預(yù)處理在側(cè)信道分析中占有很重要的地位。所以為了減少側(cè)信道攻擊需要的計(jì)算時(shí)間和攻擊所需的曲線數(shù)量，需要進(jìn)一步探索有效的數(shù)據(jù)預(yù)處理方法，提高側(cè)信道信息和密鑰的相關(guān)性。

數(shù)據(jù)的預(yù)處理過程一般包括降噪和對(duì)齊。傳統(tǒng)降噪方法通過數(shù)據(jù)樣本均值來去除噪聲，但這樣需要巨大的樣本量[4]。文獻(xiàn)[5]提出4階累積量降噪方法，利用信號(hào)的非高斯特性和噪聲的高斯特性，從信號(hào)中去除高斯噪聲，該方法相比均值降噪減少了分析樣本量，但計(jì)算量較大。文獻(xiàn)[6]通過仿真證明了小波變換的降噪效果要好于高階累積量。文獻(xiàn)[7]提出針對(duì)分形高斯噪聲，經(jīng)驗(yàn)?zāi)B(tài)分解方法的降噪效果比小波處理更加明顯，經(jīng)驗(yàn)?zāi)B(tài)分解克服了小波分解需要先驗(yàn)知識(shí)的缺點(diǎn)，具有自適應(yīng)性。文獻(xiàn)[8]提出了一種混合降噪方法。首先使用巴特沃斯低通濾波器進(jìn)行初步的降噪預(yù)處理，然后使用經(jīng)驗(yàn)?zāi)B(tài)分解和小波閾值進(jìn)行更精細(xì)的去噪，處理過程相對(duì)復(fù)雜。對(duì)齊技術(shù)包括靜態(tài)對(duì)齊和彈性對(duì)齊，靜態(tài)能量跡對(duì)齊技術(shù)的常用方法有最小歐氏距離法、最大相關(guān)性法、峰值匹配法等，但當(dāng)加入隨機(jī)時(shí)延防護(hù)后，導(dǎo)致加解密操作時(shí)數(shù)據(jù)長(zhǎng)度不一致，無法通過簡(jiǎn)單的位移實(shí)現(xiàn)對(duì)齊。動(dòng)態(tài)時(shí)間規(guī)整(Dynamic Time Warping, DTW)算法[9]是一種典型的彈性對(duì)齊，通過數(shù)據(jù)的非線性扭曲達(dá)到對(duì)齊效果。2011年，文獻(xiàn)[10]改進(jìn)了DTW的時(shí)間復(fù)雜度，并將其應(yīng)用在差分功耗分析上。文獻(xiàn)[11]提出了一種基于小波模式檢測(cè)的小波對(duì)齊方法。另外，文獻(xiàn)[12]利用流形學(xué)習(xí)的思想，提出了一種通過能量數(shù)據(jù)局部關(guān)系進(jìn)行全局對(duì)齊的方法。同樣是全局對(duì)齊的思想，文獻(xiàn)[13]使用最長(zhǎng)公共子序列對(duì)齊方法，非均勻量化以去除信號(hào)中部分噪聲并保留密鑰的相關(guān)信息，然后將其轉(zhuǎn)換為符號(hào)，通過插入和刪除操作來獲得對(duì)齊后的數(shù)據(jù)。

本文主要針對(duì)電磁數(shù)據(jù)預(yù)處理方法進(jìn)行了優(yōu)化，進(jìn)而提高側(cè)信道攻擊效率和密鑰恢復(fù)成功率。主要研究貢獻(xiàn)為：(1)提出了一種最小相關(guān)差值的對(duì)齊方法，對(duì)比傳統(tǒng)最大相關(guān)系數(shù)對(duì)齊方法，側(cè)信道攻擊效率提升了29.91%。(2)提出了一種K奇異值分解(K Singular Value Decomposition, KSVD)字典學(xué)習(xí)的降噪方法，相比于小波降噪，側(cè)信道攻擊效率提升了55.23%。(3)搭建了一套完善的側(cè)信道測(cè)評(píng)平臺(tái)，基于真實(shí)高級(jí)加密標(biāo)準(zhǔn)(Advanced Encryption Standard, AES)密碼芯片開展了安全測(cè)評(píng)和驗(yàn)證。

本文其余部分的組織結(jié)構(gòu)如下：第2節(jié)對(duì)提出的對(duì)齊與降噪兩種數(shù)據(jù)預(yù)處理方法進(jìn)行了介紹；第3節(jié)搭建了測(cè)評(píng)平臺(tái)，利用所提出的預(yù)處理方法，基于真實(shí)AES密碼芯片開展了側(cè)信道分析；第4節(jié)總結(jié)本文的研究結(jié)論。

2 數(shù)據(jù)預(yù)處理方法

在信息采集過程中，由于通常會(huì)受到內(nèi)部電路噪聲、外部環(huán)境噪聲、非同步系統(tǒng)等非理想因素的影響，采集到的側(cè)信道信號(hào)具有非平穩(wěn)、時(shí)變、離散性大、信息量大的特征，檢測(cè)人員處理難度較大，因此需要對(duì)原始數(shù)據(jù)進(jìn)行進(jìn)一步處理。本文提出針對(duì)非同步噪聲采用最小相關(guān)差值法對(duì)齊信號(hào)，針對(duì)外部環(huán)境噪聲采用KSVD 字典學(xué)習(xí)算法進(jìn)行降噪。

2.1 最小相關(guān)差值對(duì)齊

在進(jìn)行側(cè)信道分析時(shí)每條信號(hào)曲線需要相對(duì)于加密運(yùn)算過程精確對(duì)齊，但對(duì)于非同步系統(tǒng)，在同一個(gè)采樣集中，各曲線的時(shí)間線卻存在偏移，影響了攻擊成功率。

最小相關(guān)差值對(duì)齊過程如圖1所示，根據(jù)每一互相關(guān)與參考信號(hào)自相關(guān)之間的時(shí)間延遲來完成信號(hào)間的對(duì)齊，首先使用一個(gè)時(shí)間窗從原始信號(hào)中選取參考信號(hào)序列作為模板，并求解自相關(guān)函數(shù)，然后計(jì)算每一個(gè)待對(duì)齊信號(hào)與參考信號(hào)的互相關(guān)函數(shù)。自相關(guān)函數(shù)是描述信號(hào)在任意不同時(shí)刻的值之間的相關(guān)程度，互相關(guān)函數(shù)是描述兩個(gè)不同信號(hào)在任意兩個(gè)不同時(shí)刻的值之間的相關(guān)程度，兩者的差值反映了各時(shí)間點(diǎn)上兩個(gè)信號(hào)的形狀差異，差值越小則信號(hào)相似性越大，最后根據(jù)差函數(shù)的最小值與自相關(guān)函數(shù)之比(使用差值系數(shù)δ表示)調(diào)整待對(duì)齊信號(hào)相對(duì)于參考信號(hào)的位置[14]。δ計(jì)算公式為

圖1 最小相關(guān)差值法對(duì)齊流程圖

其中的分母項(xiàng)在歸一化過程中減小了相關(guān)性計(jì)算中對(duì)幅值的敏感度與對(duì)曲線變化的敏感度。而最小相關(guān)差值方法表示了參考信號(hào)與待對(duì)齊信號(hào)之間在形狀上的差別，包括曲線的幅值差別和周期差別。雖然兩種方法都是通過估計(jì)兩個(gè)信號(hào)間的時(shí)間延遲實(shí)現(xiàn)對(duì)齊，但由于最大相關(guān)系數(shù)法對(duì)曲線變化不夠敏感，使對(duì)齊與非對(duì)齊點(diǎn)之間的ρ值的差別相對(duì)較小，有可能出現(xiàn)相同最大ρ值的情況，造成信號(hào)的誤對(duì)齊。而最小相關(guān)差值法則僅有唯一的最小δ值，極大減少誤對(duì)齊的發(fā)生。

2.2 KSVD 字典學(xué)習(xí)降噪

由于電磁輻射屬于微弱信號(hào)，且在采集過程中易受內(nèi)部電路噪聲、外部環(huán)境噪聲等干擾，對(duì)于不同的處理器芯片、算法實(shí)現(xiàn)方式以及測(cè)試設(shè)備，引入的噪聲也會(huì)有所不同，為消除噪聲帶來的影響，提高采樣信號(hào)的純凈度，應(yīng)選取有效的降噪方法，在降低噪聲的同時(shí)最大限度保留有效信息。

傳統(tǒng)小波降噪過程需要選取合適的小波基函數(shù)，將信號(hào)分解成低頻部分和高頻部分，然后對(duì)高頻部分進(jìn)行門限或閾值的降噪處理，最后將低頻系數(shù)與閾值處理后的高頻系數(shù)進(jìn)行小波重建恢復(fù)原始信號(hào)。但小波變換需要對(duì)變換域系數(shù)進(jìn)行經(jīng)驗(yàn)性的統(tǒng)計(jì)假設(shè)，無理論依據(jù)[15]。

KSVD字典學(xué)習(xí)[16]方法比傳統(tǒng)降噪方法具有更強(qiáng)的特征自適應(yīng)性，其核心為k次迭代進(jìn)行稀疏編碼和字典更新兩個(gè)步驟，并使用奇異值分解(Singular Value Decomposition, SVD)算法更新字典原子。圖2為該降噪算法流程圖，對(duì)信號(hào)進(jìn)行稀疏表示的過程可以看作對(duì)信號(hào)的特征提取，通常認(rèn)為原始信號(hào)可以用有限個(gè)原子來表示，是可稀疏的，而噪聲則不可以用有限個(gè)原子表示，是不可稀疏的。通過提取原始信號(hào)的稀疏成分，只能提取出不含噪聲信號(hào)的特征，再用這些稀疏成分來重構(gòu)信號(hào)，重構(gòu)過程中，噪聲作為原始信號(hào)和重構(gòu)信號(hào)之間的殘差被丟棄，從而達(dá)到降噪的效果。

圖2 KSVD字典學(xué)習(xí)法降噪流程圖

KSVD具體步驟為：

3 密碼芯片安全測(cè)評(píng)

3.1 AES芯片設(shè)計(jì)

本文基于一款經(jīng)流片驗(yàn)證的AES-128加密芯片，搭建并使用電磁側(cè)信道測(cè)評(píng)系統(tǒng)對(duì)其安全性進(jìn)行測(cè)評(píng)，并在評(píng)測(cè)中應(yīng)用了本文所提出的數(shù)據(jù)預(yù)處理方法。AES每一輪加密需要5個(gè)時(shí)鐘周期，前4個(gè)周期完成S盒非線性變換，最后一個(gè)周期用來完成其他操作。中間數(shù)據(jù)和最終輸出數(shù)據(jù)使用狀態(tài)寄存器進(jìn)行存儲(chǔ)與傳輸。圖3為AES-128芯片版圖及在顯微鏡下的實(shí)際芯片圖像，AES-128 使用180 nm CMOS工藝進(jìn)行流片，芯片總面積為1.5327 mm×1.5444 mm，設(shè)計(jì)時(shí)鐘頻率為25 MHz。

圖3 AES-128加密芯片版圖與實(shí)物圖

3.2 平臺(tái)整體架構(gòu)

側(cè)信道信息測(cè)評(píng)平臺(tái)主要由待測(cè)設(shè)備、3軸位移系統(tǒng)、顯微成像系統(tǒng)、電磁采集系統(tǒng)、上位機(jī)控制系統(tǒng)和后續(xù)軟件數(shù)據(jù)處理與分析幾部分組成。整體架構(gòu)如圖4所示。

圖4 平臺(tái)整體架構(gòu)

考慮在實(shí)際工程應(yīng)用中，一般是對(duì)一款安全性未知的芯片進(jìn)行評(píng)測(cè)，因此平臺(tái)提供了電磁采集與分析全流程，實(shí)現(xiàn)電磁掃描、數(shù)據(jù)預(yù)處理、密鑰分析一體化，使安全評(píng)測(cè)工作更加便捷，用戶操作更加簡(jiǎn)單。平臺(tái)具體工作流程如圖5所示。顯微成像系統(tǒng)將芯片表面圖像顯示在上位機(jī)上，方便選取掃描起始位置，上位機(jī)控制3軸位移系統(tǒng)實(shí)現(xiàn)待測(cè)設(shè)備的移動(dòng)，掃描芯片表面電磁輻射信息。同時(shí)向待測(cè)設(shè)備發(fā)送激勵(lì)，為待測(cè)加密芯片提供必要的輸入信號(hào)，電磁采集系統(tǒng)捕獲探測(cè)到的電磁信息并實(shí)時(shí)上傳到上位機(jī)，區(qū)域電磁采集完成后形成時(shí)域電磁地圖，反映芯片運(yùn)行時(shí)的電磁分布情況，通過側(cè)信道泄露評(píng)估方法定位可疑泄漏點(diǎn)。上位機(jī)軟件集成了多種數(shù)據(jù)預(yù)處理算法與側(cè)信道分析算法用于完成安全測(cè)評(píng)。

圖5 側(cè)信道信息測(cè)評(píng)平臺(tái)工作流程

3.3 電磁信息采集

近場(chǎng)電磁采集系統(tǒng)使用業(yè)內(nèi)領(lǐng)先的高精度近場(chǎng)微探頭，具有150 μm的高分辨率。根據(jù)電磁采集位置的不同可將采集方式分為兩個(gè)模式：定位采集和區(qū)域掃描。圖6為電磁采集裝置，對(duì)于定位采集，首先根據(jù)顯微攝相機(jī)捕獲的芯片圖像，確定電磁采集位置，然后通過3軸位移平臺(tái)將該點(diǎn)從鏡頭位置移動(dòng)到探頭正下方，磁場(chǎng)通過探頭采集后，由探頭內(nèi)部放大器放大，電磁信息經(jīng)過示波器或頻譜儀采集傳輸至上位機(jī)。對(duì)于區(qū)域掃描方式，同樣通過芯片圖像選擇近場(chǎng)掃描的參考坐標(biāo)，在采集過程中保持探頭位置固定，利用3軸位移平臺(tái)控制芯片移動(dòng)，完成針對(duì)芯片表面的近場(chǎng)掃描，掃描精度為5 μm。

圖6 AES-128密碼芯片的電磁輻射采集

實(shí)驗(yàn)采用128 bit固定密鑰和128 bit隨機(jī)明文的加密方式，采集從芯片表面輻射出的電磁信號(hào)，并進(jìn)行16次平均，采樣率為2.5 GHz。如圖7所示?？梢钥闯?，在采樣時(shí)刻800～3300 ns處有明顯的加密操作波形。結(jié)合AES電路在芯片內(nèi)部的實(shí)際分布情況，對(duì)應(yīng)選定芯片區(qū)域，以劃分區(qū)域的左上角為采集基準(zhǔn)，控制位移平臺(tái)移動(dòng)進(jìn)行12×7的掃描，每次掃描步進(jìn)距離為100 μm，每個(gè)位置采集16000條電磁曲線，形成了如圖8所示的芯片表面電磁輻射區(qū)域地圖，通過熱度圖能夠確定掃描區(qū)域的輻射熱點(diǎn)。

圖7 AES加密電磁曲線

圖8 芯片表面電磁輻射區(qū)域地圖

為驗(yàn)證算法的普適性，同時(shí)在FPGA上進(jìn)行了實(shí)驗(yàn)。Spartan-6 CSG484大小為19 mm×19 mm，控制位移平臺(tái)移動(dòng)進(jìn)行7×7的掃描，每次掃描步進(jìn)距離為3 mm，可全局掃描整個(gè)FPGA，每次采集16000條電磁曲線。

3.4 電磁信息處理

對(duì)掃描區(qū)域A點(diǎn)(x=800 μm, y=300 μm)、B點(diǎn)(x=1000 μm, y=200 μm)、C點(diǎn)(x=0 μm, y=0 μm)3個(gè)位置上采集的16000條電磁曲線進(jìn)行對(duì)齊，采樣點(diǎn)數(shù)為10000。以第1條曲線為參考，圖9為采樣時(shí)間800～1120 ns時(shí)的A點(diǎn)曲線對(duì)齊結(jié)果，可以看出根據(jù)自相關(guān)函數(shù)與互相關(guān)函數(shù)的最小差值估計(jì)延時(shí)，時(shí)域上得到了很好的對(duì)齊。經(jīng)過實(shí)驗(yàn)驗(yàn)證，與傳統(tǒng)最大相關(guān)系數(shù)對(duì)齊方法相比，本文所提方法成功攻擊所需樣本量(Measurements To Disclosure, MTD)都有所減少，證實(shí)了該對(duì)齊方法能在一定程度上提高側(cè)信道攻擊效率，表1為兩種對(duì)齊方法的MTD對(duì)比，攻擊效率最大提升了29.91%。

圖9 對(duì)齊前后電磁曲線對(duì)比

表1 不同對(duì)齊方法的MTD值

用對(duì)齊后的多條電磁曲線進(jìn)行KSVD降噪，經(jīng)多次嘗試、分析，設(shè)置字典所含原子個(gè)數(shù)為40，迭代次數(shù)為40，迭代次數(shù)過高會(huì)出現(xiàn)過平滑現(xiàn)象，使得有效信息細(xì)節(jié)被濾除，影響后續(xù)側(cè)信道攻擊效率。圖10所示為信號(hào)降噪前后對(duì)比，可以看到消除了噪聲抖動(dòng)，使用文獻(xiàn)[17]提出的降噪評(píng)價(jià)指標(biāo)來評(píng)價(jià)KSVD方法的降噪效果，式(4)為平滑度計(jì)算公式，其中f(n)為 原始信號(hào)，f?(n)為降噪后信號(hào)

圖10 KSVD降噪前后電磁曲線對(duì)比

該指標(biāo)越小，表示去噪效果越好，本實(shí)驗(yàn)中KSVD降噪平滑度為0.9878。使用小波降噪處理作為對(duì)比，小波基為dB8，并根據(jù)不同位置曲線特點(diǎn)設(shè)置閾值。表2為兩種降噪方法的MTD對(duì)比，攻擊效率最大提升了55.23%。

表2 不同降噪方法的MTD值

3.5 側(cè)信道攻擊

相關(guān)性電磁攻擊(Correlation ElectroMagnetic Analysis, CEMA)是一種有效的電磁分析攻擊手段。CEMA 的攻擊方法是，測(cè)量密碼芯片在使用實(shí)際密鑰對(duì)大量明文(密文)進(jìn)行加解密運(yùn)算時(shí)的實(shí)際電磁輻射，并根據(jù)電磁信息泄漏模型預(yù)測(cè)出相應(yīng)的電磁輻射估計(jì)值，然后將實(shí)際電磁輻射與電磁輻射估計(jì)值進(jìn)行Pearson相關(guān)系數(shù)計(jì)算，從而推測(cè)出密碼芯片的密鑰信息[18]。

在實(shí)驗(yàn)室評(píng)估中，通過分析自研AES芯片電磁地圖，采集不同數(shù)量的曲線進(jìn)行分析。通過對(duì)圖8電磁輻射地圖的分析，可以看出地圖8左上方為輻射熱點(diǎn)，而藍(lán)色區(qū)域電磁信號(hào)很微弱，有效信號(hào)基本被噪聲淹沒。顏色越深信號(hào)幅度越大，理論上更容易進(jìn)行分析，因此按照信號(hào)幅度由小到大選取芯片掃描區(qū)域中A點(diǎn)(x=800 μm, y=300 μm)、B點(diǎn)(x=1000 μm, y=200 μm)、C點(diǎn)(x=0 μm, y=0 μm)3個(gè)位置進(jìn)行AES-128側(cè)信道攻擊，其中C點(diǎn)為輻射最強(qiáng)點(diǎn)。

選擇AES加密第1輪S盒的輸出作為攻擊點(diǎn)，并以漢明距離模型為攻擊模型，提取電磁曲線中相關(guān)采樣點(diǎn)以加速攻擊，對(duì)于原始電磁曲線，由于其在時(shí)間軸上處于未對(duì)齊狀態(tài)，導(dǎo)致數(shù)據(jù)相關(guān)性減弱，圖11為對(duì)3個(gè)芯片位置的原始電磁曲線的密鑰第1字節(jié)攻擊結(jié)果，正確密鑰的相關(guān)性很弱，在16000條曲線下未能成功攻擊。在進(jìn)行最小相關(guān)差值法對(duì)齊預(yù)處理后，對(duì)于處理不同數(shù)據(jù)(0和1)的電磁差異在大量采集的信號(hào)樣本中得到累積，在相關(guān)性曲線上產(chǎn)生明顯尖峰，如圖12所示，3個(gè)位置上都成功破解出正確密鑰，A點(diǎn)MTD為737，B點(diǎn)MTD為614，C點(diǎn)MTD為313。在進(jìn)行KSVD降噪后，如圖13所示，由于信號(hào)信噪比的增加，正確密鑰相關(guān)性進(jìn)一步提升，相關(guān)性達(dá)到0.3，A點(diǎn)MTD降低為308，B點(diǎn)MTD降低為361，對(duì)于C點(diǎn)僅需244條電磁曲線即可實(shí)現(xiàn)正確攻擊。通過3次實(shí)驗(yàn)的對(duì)比，驗(yàn)證了測(cè)評(píng)系統(tǒng)中數(shù)據(jù)預(yù)處理方法的有效性。

圖11 原始曲線側(cè)信道攻擊相關(guān)性結(jié)果

圖12 對(duì)齊曲線側(cè)信道攻擊相關(guān)性結(jié)果

圖13 對(duì)齊與降噪曲線側(cè)信道攻擊相關(guān)性結(jié)果

同樣選擇AES加密第1輪S盒的輸出作為攻擊點(diǎn)，以漢明距離模型為攻擊模型，對(duì)FPGA進(jìn)行側(cè)信道攻擊，形成圖14所示的側(cè)信道攻擊相關(guān)性結(jié)果。經(jīng)過最小相關(guān)差值對(duì)齊后能夠成功攻擊出加密密鑰，降噪處理后，MTD進(jìn)一步減少。通過對(duì)AES芯片與FPGA電磁曲線進(jìn)行數(shù)據(jù)預(yù)處理與側(cè)信道攻擊，證明了預(yù)處理算法的普適性與有效性。

圖14 FPGA側(cè)信道攻擊相關(guān)性結(jié)果

對(duì)芯片進(jìn)行區(qū)域性攻擊更容易定位脆弱點(diǎn)，從而改進(jìn)電路設(shè)計(jì)或采取防護(hù)措施，有效增強(qiáng)信息安全性。在實(shí)驗(yàn)中，通過對(duì)AES芯片與FPGA不同位置進(jìn)行相關(guān)性電磁攻擊，形成了圖15、圖16所示的相關(guān)性電磁地圖，圖15(a)與圖16(a)為非同步系統(tǒng)側(cè)信道攻擊結(jié)果，其正確密鑰下的最大相關(guān)性僅為0.11與0.14，證明相比同步系統(tǒng)，非同步系統(tǒng)的安全性更高，側(cè)信道攻擊難度更大。圖15(b)、圖16(b)分別為兩種芯片經(jīng)過對(duì)齊處理后的相關(guān)性電磁地圖，正確密鑰與攻擊模型的相關(guān)性大幅度提升，使得側(cè)信道攻擊更加容易，圖15(c)、圖16(c)為兩種芯片經(jīng)過對(duì)齊與降噪預(yù)處理后的相關(guān)性電磁地圖，相關(guān)性分別達(dá)到0.25與0.3，且密鑰信息泄露區(qū)域更加明顯，更容易定位輻射“熱點(diǎn)”，且提高了定位的準(zhǔn)確度。

圖15 AES芯片側(cè)信道攻擊相關(guān)性電磁地圖

圖16 FPGA側(cè)信道攻擊相關(guān)性電磁地圖

在側(cè)信道攻擊時(shí)，信噪比(Signal to Noise Ratio,SNR)與相關(guān)系數(shù)呈正比關(guān)系，同樣是評(píng)測(cè)側(cè)信道攻擊效率的指標(biāo)，反映了從原始信號(hào)中能夠獲取的密鑰的信息量的大小。實(shí)驗(yàn)中通過計(jì)算AES芯片以及FPGA芯片電磁曲線信噪比，如表3所示，可以看到經(jīng)過對(duì)齊預(yù)處理，曲線信噪比大幅度提升，表明側(cè)信道攻擊效率提高，經(jīng)過降噪預(yù)處理后，信號(hào)中噪聲分量減小，除了C點(diǎn)外，其余位置信噪比在對(duì)齊基礎(chǔ)上均有一定程度的提高，同樣提高了側(cè)信道攻擊效率。

表3 SNR計(jì)算結(jié)果(a.u.)

3.6 基于t-test的泄露評(píng)估

在本文中，基于統(tǒng)計(jì)分析的信息泄露評(píng)估方法對(duì)所提出的預(yù)處理算法進(jìn)行效果評(píng)估，該評(píng)估不以密鑰分析為目的，主要通過統(tǒng)計(jì)測(cè)試、信息熵評(píng)估等方式來判斷密碼運(yùn)算過程是否存在信息泄露，通用性強(qiáng)并且評(píng)估周期短[19]。在實(shí)驗(yàn)中利用了T檢驗(yàn)技術(shù)評(píng)估密碼芯片兩組泄露曲線均值的差異性，從而判斷是否有相應(yīng)的秘密信息泄露，其統(tǒng)計(jì)量t按式(5)計(jì)算，t值大于4.5時(shí)表示存在信息泄露

其中，A和B分別代表兩組電磁曲線，NA和NB表示兩組曲線集合的大小，XA和XB表示兩組電磁曲線的均值，SA和SB表示兩組電磁曲線的方差，t越大代表信息泄露越大。實(shí)驗(yàn)中基于首輪Sbox輸出中間值的漢明距離將數(shù)據(jù)分類為集合A (HD1={0,1,2,3,4}) 和集合B (H D2={5,6,7,8})，表4展示了分別對(duì)AES芯片上3個(gè)位置的兩組電磁曲線進(jìn)行ttest評(píng)估結(jié)果，如表4所示，可以看出非同步系統(tǒng)未對(duì)齊曲線t值小于4.5，信息泄露程度小，具有一定的安全性。經(jīng)過數(shù)據(jù)預(yù)處理后t值均大于4.5，證明對(duì)齊和降噪處理可以使有效信息泄露更加明顯，提高側(cè)信道攻擊成功率。但由于該方法簡(jiǎn)單地把評(píng)估曲線分為兩組，會(huì)導(dǎo)致脆弱點(diǎn)判別存在誤差。

表4 t-test評(píng)估結(jié)果

4 結(jié)束語(yǔ)

本文針對(duì)側(cè)信道分析過程中數(shù)據(jù)預(yù)處理的方法進(jìn)行了研究。所提最小相關(guān)差值對(duì)齊方法相比于傳統(tǒng)最大相關(guān)系數(shù)對(duì)齊方法提高了幅值的敏感度與對(duì)曲線變化的敏感度，降低了誤對(duì)齊率；所提KSVD字典學(xué)習(xí)的降噪方法能在減少噪聲、提高平滑度的同時(shí)保留有效信息細(xì)節(jié)。通過搭建實(shí)驗(yàn)平臺(tái)，對(duì)AES加密芯片進(jìn)行電磁數(shù)據(jù)的采集、預(yù)處理和安全測(cè)評(píng)，對(duì)比芯片的電磁輻射泄露點(diǎn)，使用兩種預(yù)處理方法都能使相關(guān)性電磁地圖泄露區(qū)域更加明顯，輻射定位更加準(zhǔn)確。側(cè)信道攻擊效率對(duì)比其他預(yù)處理方法分別提高了29.91%和55.23%。隨著側(cè)信道數(shù)據(jù)預(yù)處理方法的不斷優(yōu)化，測(cè)評(píng)技術(shù)不斷增強(qiáng)，將有力提升密碼芯片及相關(guān)密碼產(chǎn)品信息數(shù)據(jù)的安全性和可靠性。