高分辨率主動驅(qū)動型氮化鎵基Micro-LED芯片的制備

黃銘水，聶君揚(yáng)，劉明洋，李 洋，潘 魁，鄧?yán)f，楊天溪，黃忠航，3，孫 捷，，3，嚴(yán) 群，，3，郭太良，

（1.福州大學(xué) 物理與信息工程學(xué)院，福建 福州 350108；2.中國福建光電信息科學(xué)與技術(shù)創(chuàng)新實(shí)驗(yàn)室，福建 福州 350108；3.晉江市博感電子科技有限公司，福建 泉州 362200；4.西安交通大學(xué) 電子信息學(xué)部，陜西 西安 710049）

1 引 言

近年來，AR/VR（Augmented Reality/Virtual Reality）技術(shù)和“元宇宙”等新興技術(shù)和概念得到了迅猛發(fā)展，這些技術(shù)和概念的近距離觀看的特點(diǎn)對顯示技術(shù)提出了更高的要求［1］，例如高分辨率、長壽命、高亮度、快速響應(yīng)、高亮度、高對比度、低功耗等。其中最重要的是需要實(shí)現(xiàn)高分辨率來保證近距離觀看下的顯示效果，而高分辨率意味著更小的像素尺寸。目前主流的有機(jī)發(fā)光二極管（Organic Light-Emitting Diode，OLED）技術(shù)和液晶顯示（Liquid Crystal Display，LCD）技術(shù)［2］很難達(dá)到更小尺寸的像素，OLED技術(shù)受限于制備中用到的精細(xì)金屬掩膜版（Fine Metal Mask，F(xiàn)MM）技術(shù)瓶頸，LCD技術(shù)受限于背光板分辨率。并且這兩種技術(shù)還有其他缺點(diǎn)，例如OLED屏幕壽命短，LCD屏幕亮度低、對比度低，使得它們很難應(yīng)用于近距離觀看的場景中，所以需要尋找一種新的顯示技術(shù)?；诘谌雽?dǎo)體材料氮化鎵的Micro-LED技術(shù)自出現(xiàn)以來便得到了許多研究人員的關(guān)注和研究［3-11］，其不僅可以實(shí)現(xiàn)OLED和LCD無法企及的超小像素尺寸，而且還有壽命長、亮度高、響應(yīng)速度快、低功耗等優(yōu)點(diǎn)［12-13］，可以滿足所有近距離觀看場景下的需求，有望成為下一代主流技術(shù)。自2000年Jin等人［14］制成Micro-LED以來，制備而成的顯示器件分辨率便不斷在提高。2004年，Jeon等人［15］制備出分辨率為64×64的顯示器件，像素直徑為20 μm。2014年，Chong等人［16］制得的器件分辨率為256×192。2019年，Chen等人［17］制備的顯示器件分辨率達(dá)960×540，像素直徑為8 μm。這些文獻(xiàn)對Micro-LED做了許多測試與表征，但是產(chǎn)業(yè)界關(guān)注的具體制備工藝優(yōu)化卻較少提及。本文從結(jié)構(gòu)調(diào)整與工藝優(yōu)化入手展示了一款1 920×1 080的Micro-LED芯片的制備。

氮化鎵基Micro-LED所用晶圓通常是通過

MOCVD（Metal-organic Chemical Vapor Deposi?tion）技術(shù)逐層外延U型氮化鎵、N型氮化鎵、量子阱、P型氮化鎵來制備得到的［18］。為了將整面的晶圓加工為Micro-LED芯片，要將晶圓上的外延材料分割為數(shù)百萬個極小的發(fā)光區(qū)域，這一過程通常是通過ICP刻蝕去除部分外延材料來實(shí)現(xiàn)［19］，我們將這一過程中ICP刻蝕形成的凹陷稱為溝道，而留下完整外延層的發(fā)光島狀結(jié)構(gòu)即業(yè)界所稱的臺面。目前業(yè)界對Micro-LED還沒有統(tǒng)一的定義，人們通常以臺面的大小作為評價標(biāo)準(zhǔn)，將臺面在50 μm以下的LED芯片稱為Micro-LED，但對于AR/VR等近距離觀看場景來說，要求更為嚴(yán)格，通常要求臺面大小在20 μm甚至更小，才保證優(yōu)良的顯示效果。

Micro-LED臺面刻蝕效果的好壞既直接決定了發(fā)光單元的大小形貌，又關(guān)系到最終芯片的良率，所以刻蝕時如何保證數(shù)百萬個臺面的一致性和完整性既是制備過程中的重點(diǎn)，也是制備工藝中的難點(diǎn)。我們發(fā)現(xiàn)在小尺寸臺面刻蝕中，在芯片的一些區(qū)域里作為刻蝕掩膜的光刻膠出現(xiàn)了偏移，甚至缺失，這勢必會導(dǎo)致刻蝕后臺面的偏移、缺失，進(jìn)而導(dǎo)致最終顯示芯片的壞點(diǎn)。為此，我們在制備過程中增加了HMDS處理步驟，提高光刻膠的附著力。實(shí)驗(yàn)結(jié)果表明，這一措施明顯改善了臺面刻蝕一致性。同時，在完成ITO（Indium Tin Oxide）圖案化的過程中，我們發(fā)現(xiàn)傳統(tǒng)工藝中濕法腐蝕后的ITO由于側(cè)蝕嚴(yán)重，尺寸小于設(shè)計值，所以改為利用干法刻蝕完成ITO圖案化，并同時完成了臺面刻蝕。這一方法得到了圖案化效果較好的ITO，而且實(shí)現(xiàn)了ITO和臺面的自對準(zhǔn)。在完成顯示芯片的制備后，還要實(shí)現(xiàn)顯示芯片與驅(qū)動芯片的鍵合。為了保證數(shù)百萬個像素能有良好的電氣連接，對于待鍵合界面的平整度有著極高的要求?？紤]到這一問題，我們在設(shè)計中通過在刻蝕時預(yù)留一個臺階結(jié)構(gòu)來墊高N型電極，從而解決了傳統(tǒng)顯示芯片中P型電極和N型電極不等高的問題。

本文展示了分辨率為1 920×1 080、臺面尺寸為6 μm、像素間距為8 μm、密度為3 129、開啟電壓為3.5 V的Micro-LED芯片的制備工藝，通過單次ICP刻蝕完成了ITO的圖案化和臺面刻蝕，實(shí)現(xiàn)了ITO對臺面的完全覆蓋，同時利用HMDS處理增加刻蝕掩膜附著力改善了臺面刻蝕的一致性和完整性。此外，還優(yōu)化了P型電極和N型電極不等高的問題，以便于顯示芯片與驅(qū)動芯片的鍵合。Micro-LED關(guān)鍵制備工藝的突破將對其產(chǎn)業(yè)化進(jìn)程起到推動作用。

2 實(shí) 驗(yàn)

采用在藍(lán)寶石襯底上外延而成的藍(lán)色LED晶圓作為實(shí)驗(yàn)材料，主要包括730 nm的P型氮化鎵、9對量子阱、2 μm的N型氮化鎵和1.8 μm的U型氮化鎵。

圖1制備過程示意圖Fig.1 Schematic diagrams of fabrication process

圖1 為制備過程示意圖。整體芯片采用共陰極結(jié)構(gòu)，芯片中央僅留下臺面結(jié)構(gòu)和溝道，將公共陰極集成“移位”至芯片四周，從而減少陰極占用面積，提高單位像素密度。第一步，如圖1（a）~（d）所示，利用磁控濺射在晶圓上沉積75 nm的ITO后進(jìn)行退火處理以提高其電流擴(kuò)展能力［20-21］。隨后采用正性光刻膠作為刻蝕掩膜，利用單次ICP刻蝕完成ITO圖案化和臺面刻蝕，刻蝕深度至N型氮化鎵層，但不刻透，這樣可以使所有臺面通過N型氮化鎵形成共陰極結(jié)構(gòu)。第二步，如圖1（e）~（h）所示，采用PECVD（Plasma Enhanced Chemical Vapor Deposition）分3步多次沉積SiO2，分步多次沉積可以有效減少SiO2膜層中的針孔狀缺陷數(shù)量。SiO2作為保護(hù)層可以避免水蒸氣、灰塵等可能導(dǎo)致發(fā)光區(qū)域短路的雜質(zhì)落入溝道中。然后用正性光刻膠作為刻蝕掩膜，利用ICP刻蝕去除臺面上的部分SiO2，暴露出臺面，方便后續(xù)在臺面上制備電極。最后一步，如圖1（i）~（k）所示，采用負(fù)性光刻膠作為刻蝕掩膜，用電子束蒸鍍制備金屬電極?？紤]到成本和金屬附著力問題，采用鉻/鋁/鈦/鉑/金的組合來制備金屬電極，其中金為主要成分，以保證良好的電氣性能。在完成金屬蒸鍍和剝離后還進(jìn)行了合金化處理［22］，從而使金屬電極和臺面有更好的附著力并降低電阻。制得的Micro-LED芯片的最終結(jié)構(gòu)如圖1（j）所示。

圖2是在制備過程中利用光學(xué)顯微鏡拍攝的一些照片。圖2（a）是在完成HMDS涂覆并進(jìn)行光刻后的圖片。在光刻膠的選擇中，為了實(shí)現(xiàn)定義小尺寸臺面的目的，采用較為容易達(dá)到更高分辨率的正性光刻膠作為刻蝕掩膜，型號為RD-2500A，旋涂厚度為2.4 μm，曝光能量為400 mJ/cm2。曝光區(qū)域即為溝道部分，光刻膠未被曝光顯影的區(qū)域在刻蝕后便形成了臺面，這一過程對應(yīng)于圖1（b）。圖2（b）是利用ICP完成ITO圖案化和臺面刻蝕后的照片，可以看出ITO基本覆蓋了整個臺面，可以正常發(fā)揮電流擴(kuò)展功能。其中臺面尺寸約為6 μm×6 μm，像素周期為8 μm，大量的臺面一致性和完整性良好，通過臺階儀測試后得到刻蝕深度為0.85 μm（至N型氮化鎵層）。圖2（c）是光刻后的圖片，對應(yīng)于圖1（f），此次光刻是在利用PECVD沉積300 nm SiO2后完成的，相關(guān)光刻參數(shù)與第一步相同，目的是將臺面上的部分SiO2暴露出來，以便利用ICP將其刻蝕掉，這樣才能在臺面上蒸鍍電極。從完成ICP刻蝕后拍攝的圖2（d）可以看出，SiO2開孔準(zhǔn)確，基本位于臺面中央。因?yàn)檎翦兒笮枰獙饪棠z掩膜進(jìn)行剝離才能得到圖案化的金屬電極，而負(fù)性光刻膠在光刻后可以自然形成有利于剝離的底切形狀，所以我們用之為金屬蒸鍍的掩膜?？紤]到臺面是具有一定高度的突出結(jié)構(gòu)，為在其上做金屬電極，需用厚度大于臺面和電極高度總和的光刻膠，所以選用型號O-C200的負(fù)性光刻膠，厚度為5.4 μm，曝光能量為550 mJ/cm2，光刻結(jié)果如圖2（e）所示。圖2（f）是完成金屬蒸鍍并剝離后的照片，可以看出金屬電極雖然沒有完全落在臺面中央，但依舊與SiO2開孔連接，不影響電極功能。

圖2 制備過程中的部分光學(xué)照片F(xiàn)ig.2 Pictures of the fabrication process

3 結(jié)果與討論

3.1 小尺寸的ITO圖案化

在制備芯片時，為了增強(qiáng)芯片的電流擴(kuò)展能力和光電性能，在晶圓上利用磁控濺射的方法沉積了一層ITO作為電流擴(kuò)展層，并對其進(jìn)行退火處理。為了只保留覆蓋臺面區(qū)域的ITO，還需要對其進(jìn)行圖案化處理，在傳統(tǒng)工藝中通常是用濕法腐蝕的方法來完成這一步驟，但我們發(fā)現(xiàn)濕法腐蝕僅適用于大尺寸的ITO圖案化中，當(dāng)ITO尺寸為20 μm或更小時，濕法腐蝕中橫向腐蝕所帶來的影響變得十分嚴(yán)重，甚至直接將ITO腐蝕至遠(yuǎn)小于掩膜的尺寸。

圖3（a）為完成ITO濕法腐蝕和臺面刻蝕的照片?？梢钥闯觯捎跐穹ǜg的各向同性，原本應(yīng)該覆蓋6 μm×6 μm大小臺面的ITO已經(jīng)被橫向腐蝕至僅剩中央十分小的區(qū)域，完全無法作為電流擴(kuò)展層發(fā)揮其應(yīng)有的功能。為了避免這一問題，我們采用各向異性更好的ICP干法刻蝕來完成ITO的圖案化，并立刻接續(xù)完成臺面刻蝕。ICP中反應(yīng)氣體主要為Cl2和BCl3，比例為7∶3，ICP功率為800 W，偏壓功率為205 W。ITO的腐蝕主要是靠反應(yīng)氣體中電離出的Cl+等正性離子打斷ITO中的In—O和Sn—O共價鍵來實(shí)現(xiàn)［23］。ITO圖案化完成后，在高能磁場作用下，Cl2+和BCl2+對暴露出的P-GaN進(jìn)行轟擊［24］。最終刻蝕結(jié)果如圖3（b）所示，可以看出ITO基本覆蓋了整個臺面，達(dá)到了應(yīng)有的尺寸，而且通過單次ICP干法刻蝕可以實(shí)現(xiàn)ITO和臺面的自對準(zhǔn)。

圖3 （a）濕法腐蝕后的ITO（已完成臺面刻蝕）；（b）干法腐蝕后的ITO（已完成臺面刻蝕）。Fig.3（a）Mesa with ITO after wet etching；（b）Mesa with ITO after ICP.

我們的單次刻蝕相較于傳統(tǒng)工藝減少了濕法腐蝕的步驟，不僅圖案化效果明顯得到優(yōu)化，而且節(jié)省了成本。不過，雖然ICP刻蝕是一種能更好地實(shí)現(xiàn)小尺寸ITO圖案化的方法，但是僅適用于ITO厚度較薄的情況，因?yàn)檩^厚的ITO在刻蝕過程中產(chǎn)生的廢料可能會二次沉積在溝道中導(dǎo)致短路。

3.2 小尺寸的臺面刻蝕

在完成上述ITO圖案化和臺面刻蝕后，發(fā)現(xiàn)芯片某些區(qū)域的臺面出現(xiàn)了移位甚至缺失的現(xiàn)象，如圖4（a）所示。在大尺寸的臺面刻蝕（未做HMDS處理）中并沒有出現(xiàn)這一現(xiàn)象，我們推測是作為刻蝕掩膜的小尺寸光刻膠與基底附著力不夠而出現(xiàn)了移位、缺失問題，進(jìn)而導(dǎo)致刻蝕后臺面的移位和缺失。因此，在涂覆光刻膠前對基底做了HMDS處理，用以提高光刻膠在基底上的附著力。其作用機(jī)理是氣相涂布的HMDS會將晶圓表面改性，晶圓表面成為疏水性，從而提高了光刻膠中的非極性樹脂分子在晶圓上的附著性。在HMDS處理后，這一問題得到了十分明顯的改善，刻蝕后結(jié)果如圖4（b）所示，并未出現(xiàn)任何臺面移位、缺失的現(xiàn)象，臺面完整性良好。圖4（b）中的插圖為掃描電子顯微鏡（Scanning Electron Microscope，SEM）拍攝的臺面，進(jìn)一步證明了臺面的一致性良好。

圖4 （a）無HMDS處理的臺面刻蝕結(jié)果；（b）有HMDS處理的臺面刻蝕結(jié)果。Fig.4（a）Mesa etching without HMDS；（b）Mesa etch?ing with HMDS.

基于上述實(shí)驗(yàn)結(jié)果，在正式的芯片制備中，我們采用單次ICP刻蝕來完成ITO圖案化和臺面刻蝕，實(shí)現(xiàn)了ITO和臺面自對準(zhǔn)。在光刻前增加了HMDS處理步驟，這一措施改善了小尺寸光刻膠移位、缺失的問題，提高了臺面刻蝕的一致性和完整性。

3.3 Micro-LED芯片結(jié)構(gòu)優(yōu)化

顯示芯片還需與驅(qū)動芯片進(jìn)行鍵合才能作為完整顯示器件。芯片中央的大量臺面上的金屬電極是每個像素點(diǎn)的陽極（P型電極），而陰極（N型電極）則與作為公共互聯(lián)層的N型氮化鎵相連接，分布在芯片的四周。輸入電流從臺面上的金屬電極流經(jīng)P型氮化鎵、量子阱、N型氮化鎵，再從陰極流出至驅(qū)動芯片，從而實(shí)現(xiàn)芯片的點(diǎn)亮。為了提高顯示芯片與驅(qū)動芯片鍵合的成功率，需要解決顯示芯片P型電極和N型電極不等高的問題，我們通過在芯片四周預(yù)留了一個臺階結(jié)構(gòu)來墊高N型電極，N型電極從臺階下的N型氮化鎵“爬升”到臺階上，使N型電極與P型電極保持等高。值得一提的是，這一臺階結(jié)構(gòu)是在臺面刻蝕步驟中同步完成的，這使得金屬電極的起始高度是一樣的，并且為了保證最終高度的一致，P型電極和N型電極的制備也在同一步光刻和金屬蒸鍍中完成。單次同步完成P型電極和N型電極的制備不僅保證了金屬電極的厚度一致，而且實(shí)現(xiàn)了P型電極和N型電極的相對自對準(zhǔn)，避免了傳統(tǒng)設(shè)計中兩種電極分開制備所帶來的套刻誤差。圖5和圖6分別是臺面處和公共陰極處的剖面圖，可以看出，PN電極相對于N型氮化鎵的高度基本一致。

圖5 臺面處剖面圖Fig.5 Sectional view of mesa with electrode

圖6公共陰極臺階處剖面圖Fig.6 Sectional view of common cathode

圖7 是公共陰極的顯微鏡圖片，圖中公共陰極的紫黑色小點(diǎn)是我們設(shè)計的槽狀缺口。大面積的金屬薄膜常因應(yīng)力過大而脫落，為避免這一現(xiàn)象，我們利用在金屬薄膜中增加槽狀缺口用于釋放金屬薄膜中的應(yīng)力，避免大面積的金屬薄膜脫落。圖7中的插圖是紅線處的剖面圖，即臺階處的剖面圖，可以看出，金屬電極在臺階處“爬升”并未出現(xiàn)斷裂的情況，可以正常起到電學(xué)連接作用。

圖7 公共陰極顯微鏡圖片（插圖：紅線處剖面圖）Fig.7 Picture of common cathode（Inset：Sectional view of the red line area）

圖8展示了最終Micro-LED芯片成品。在芯片的下方是我們留有的相同結(jié)構(gòu)的測試模塊，以便后續(xù)進(jìn)行簡單的測試。如圖9所示，首先，使用探針在芯片多處不同位置點(diǎn)測來驗(yàn)證該芯片的點(diǎn)亮可行性和是否存在大面積短路的問題。可以看出，探針點(diǎn)測都實(shí)現(xiàn)了正常的點(diǎn)亮，并未出現(xiàn)短路的情況。

圖8 Micro-LED芯片成品圖Fig.8 Micro-LED final chip

圖9探針點(diǎn)亮測試圖Fig.9 Test chart of the different points lighting up

圖10 是未來將進(jìn)行的步驟，即顯示芯片與CMOS芯片的共晶鍵合以制備顯示樣機(jī)。利用導(dǎo)線與測試模塊的引出電極進(jìn)行連接，在型號為D3000-16CH的發(fā)光器件性能測試系統(tǒng)中進(jìn)行測試。圖11是對測試模塊中單顆Micro-LED測試得到的I-V曲線?？梢钥闯?，在電壓-5~2 V的范圍內(nèi)，電流基本維持在0，在電壓從2 V增大時開始緩慢上升，在3.5~5 V范圍內(nèi)基本與電壓呈現(xiàn)線性關(guān)系。可以看出，單顆Micro-LED像素開啟 電 壓 約 為3.5 V，遠(yuǎn) 低 于Choi等 人［25］報 道 的7.62 V。

圖10 Micro-LED與CMOS共晶鍵合示意圖Fig.10 Schemetic diagram of Micro-LED and CMOS bonding

圖11 單顆Micro-LED的I-V曲線Fig.11 I-V characteristics of a single Micro-LED pixel

4 結(jié) 論

本文對芯片結(jié)構(gòu)和制備工藝進(jìn)行了優(yōu)化，制成了一款高分辨率、開啟電壓為3.5 V的單片集成式倒裝結(jié)構(gòu)的8 μm周期Micro-LED芯片。通過單次ICP刻蝕得到了尺寸符合設(shè)計要求的ITO，并實(shí)現(xiàn)了ITO與臺面的自對準(zhǔn)。通過增加HMDS處理來提高刻蝕掩膜的附著力，從而改善臺面刻蝕的一致性和完整性。并且通過在臺面刻蝕時預(yù)留臺階結(jié)構(gòu)來墊高N型電極，解決了倒裝芯片中P型電極與N型電極不等高的問題，從而提高該芯片與驅(qū)動芯片鍵合的成功率。本文對未來超小尺寸發(fā)光單元的Micro-LED的技術(shù)和產(chǎn)業(yè)發(fā)展將有一定的參考作用。