基于CAN 總線的多節(jié)點(diǎn)數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)?

劉言林

(安徽三聯(lián)學(xué)院 電子電氣工程學(xué)院, 安徽, 合肥,230601)

面對(duì)海洋和陸地存在的眾多豐富資源, 國內(nèi)外研究出了眾多探測(cè)技術(shù), 并以這些探測(cè)技術(shù)為依據(jù),設(shè)計(jì)出方便人們使用的探測(cè)系統(tǒng)[1]。人們只需要根據(jù)這些探測(cè)系統(tǒng)采集到的數(shù)字信號(hào), 就能確定系統(tǒng)探測(cè)對(duì)象中存在的資源, 如礦山中存在的礦產(chǎn)資源、海洋中存在的石油資源等[2]。因此, 探測(cè)系統(tǒng)采集到的信號(hào)精度, 可以直接影響人們對(duì)探測(cè)對(duì)象的探測(cè)精度。然而探測(cè)系統(tǒng)在進(jìn)行探測(cè)時(shí), 很容易受到外界信號(hào)、傳輸電磁等因素干擾, 導(dǎo)致探測(cè)工作人員難以獲取探測(cè)系統(tǒng)得到的原始探測(cè)信號(hào), 限制了探測(cè)系統(tǒng)性能, 與此同時(shí), 還影響了探測(cè)數(shù)據(jù)精度[3]。所以, 需要研究探測(cè)系統(tǒng)得到的數(shù)字信號(hào)處理技術(shù), 滿足探測(cè)對(duì)象研究需求[4]。

基于此, 國內(nèi)外十分重視數(shù)字信號(hào)處理技術(shù)研究, 已經(jīng)研究出ARM、抽取、RISC、插值、DSP、SINC、Linux、FPGA 等數(shù)字信號(hào)處理技術(shù)。在國內(nèi)外研究基礎(chǔ)上, 相關(guān)學(xué)者提出如下觀點(diǎn)。文獻(xiàn)[5]將激光雷達(dá)測(cè)風(fēng)系統(tǒng)信號(hào)作為研究對(duì)象, 引入FFT 運(yùn)算累加處理系統(tǒng)信號(hào), 實(shí)現(xiàn)激光雷達(dá)測(cè)風(fēng)系統(tǒng)信號(hào)處理。文獻(xiàn)[6]通過研究融合小波包和神經(jīng)網(wǎng)絡(luò)兩種算法, 劃分腦電信號(hào)類別, 處理腦電信號(hào)。但是以上兩種方法在處理信號(hào)時(shí)容易出現(xiàn)失真等異常問題。文獻(xiàn)[7]將數(shù)字信號(hào)作為研究對(duì)象, 通過信號(hào)映射的方式, 將信號(hào)映射至Storm 平臺(tái), 處理數(shù)字信號(hào)。但是在映射過程中, 實(shí)際輸出電壓值與計(jì)算值之間容易產(chǎn)生誤差, 影響信號(hào)處理效果。文獻(xiàn)[8]將晶閘管電源同步信號(hào)作為研究對(duì)象, 根據(jù)研究對(duì)象特點(diǎn), 引入NI CompactRIO 技術(shù), 消除信號(hào)中存在的畸變波形。但是該方法在實(shí)際應(yīng)用過程中, 容易受到干擾信號(hào)的影響, 在數(shù)據(jù)傳輸過程中比特被傳錯(cuò)的概率較大。

為了解決以上問題, 本文提出基于CAN 總線的多節(jié)點(diǎn)數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)。選擇FPGA 半定制電路和DSP 數(shù)字信號(hào)處理器來滿足系統(tǒng)穩(wěn)定運(yùn)行的需求, 以CAN 總線為基礎(chǔ)設(shè)計(jì)系統(tǒng)通訊模塊電路,采用連續(xù)小波變換的多節(jié)點(diǎn)數(shù)字信號(hào)處理算法, 實(shí)現(xiàn)多節(jié)點(diǎn)數(shù)字信號(hào)處理, 以期提高處理多節(jié)點(diǎn)數(shù)字信號(hào)的效果。

1 基于CAN 總線的多節(jié)點(diǎn)數(shù)字信號(hào)處理系統(tǒng)硬件設(shè)計(jì)

1.1 系統(tǒng)硬件設(shè)計(jì)

為了完善系統(tǒng)功能、信號(hào)處理算法的有效性、系統(tǒng)功能需求和PCB 印刷線路板布局布線的合理性[9],選擇DSP 數(shù)字信號(hào)處理器實(shí)現(xiàn)多節(jié)點(diǎn)數(shù)字信號(hào)處理?；诖? 設(shè)計(jì)了如圖1 所示的系統(tǒng)硬件框圖。

由圖1 可知, 此次設(shè)計(jì)為了滿足系統(tǒng)通訊速率、信號(hào)處理量和穩(wěn)定性需求, 在系統(tǒng)硬件中設(shè)計(jì)了兩個(gè)通道的DSP 和FPGA 半定制電路組成。因此, 需要在FPGA 兩個(gè)通道間設(shè)置EMIF 總線、高速LVDS 數(shù)據(jù)線、離散線等設(shè)置多節(jié)點(diǎn)數(shù)字信號(hào)交換與通信電路; 兩個(gè)DSP通道間需要設(shè)置SRIO實(shí)現(xiàn)多節(jié)點(diǎn)數(shù)字信號(hào)協(xié)同處理和高速處理。

圖1 系統(tǒng)硬件框圖

此外, 選擇單路集成CMOS 的ADG407 模擬開關(guān)作為系統(tǒng)硬件模擬開關(guān); 內(nèi)部具有12 位100 kHz 逐次逼近式AD1674 型A/D 轉(zhuǎn)換器作為系統(tǒng)A/D 轉(zhuǎn)換部分,采集多節(jié)點(diǎn)數(shù)字信號(hào)[10]。PLX 接口芯片主要用于啟動(dòng)串行EEPROM 只讀存儲(chǔ)器和雙端口RAM, 實(shí)現(xiàn)多節(jié)點(diǎn)數(shù)字信號(hào)存儲(chǔ)。

1.2 基于CAN 總線設(shè)計(jì)系統(tǒng)通訊模塊電路

基于圖1 所示的系統(tǒng)硬件框圖, 以CAN 總線為基礎(chǔ)設(shè)計(jì)系統(tǒng)通訊模塊電路,R表示電阻;C表示電容;JP 表示跳線, 系統(tǒng)通訊模塊電路如圖2 所示。

如圖2 所示, 此次設(shè)計(jì)通訊模塊電路選擇TJA1040CAN 驅(qū)動(dòng)器為CAN 節(jié)點(diǎn)提供接收功能, 促使系統(tǒng)達(dá)到1 Mbps 的運(yùn)行速度。

此外, 多節(jié)點(diǎn)數(shù)字信號(hào)在圖2所示的電路中傳送時(shí), 導(dǎo)線內(nèi)會(huì)產(chǎn)生一種入射波, 干擾信號(hào)傳送質(zhì)量[11];若電路中的終端匹配電阻與波阻抗、初始端匹配電阻與波阻抗時(shí), 電路終端會(huì)產(chǎn)生一種反射波, 促使傳送的信號(hào)出現(xiàn)失真現(xiàn)象[12]。為此, 在圖2所示的電路中設(shè)置了雙絞線電路作為CAN總線的載體, 將R2和R3設(shè)置為匹配電阻, 布置在CAN總線的兩端。與此同時(shí), 此次設(shè)計(jì)的電路中還引入了HCPL2630隔離CAN總線各個(gè)節(jié)點(diǎn)間的電氣, 進(jìn)一步提高CAN總線各個(gè)節(jié)點(diǎn)的抗干擾能力。

圖2 系統(tǒng)通訊模塊電路

2 多節(jié)點(diǎn)數(shù)字信號(hào)處理系統(tǒng)軟件設(shè)計(jì)

2.1 多節(jié)點(diǎn)數(shù)字信號(hào)采集與檢測(cè)

此次設(shè)計(jì)系統(tǒng)將采用DDR LVDS 輸出模式的ADS4449 芯片, 在450 MHz 中心頻率、200 MHz采樣頻率、200 MHz 系統(tǒng)時(shí)鐘頻率條件下, 通過24 路采樣的方式采集多節(jié)點(diǎn)數(shù)字信號(hào)。由于此時(shí)的多節(jié)點(diǎn)數(shù)字信號(hào)被劃分為24 路, 因此, 采用AD芯片轉(zhuǎn)換ADS4449 芯片采樣模數(shù), 并通過高速CAN 總線將信號(hào)傳遞給FPGA, 經(jīng)過FPGA 中的IBUFDS、IDDR 等處理后, 將24 路信號(hào)恢復(fù)成兩路并行14 位AD 采樣信號(hào)。

基于上述過程采集到的多節(jié)點(diǎn)數(shù)字信號(hào), 引入線性檢測(cè)算法估計(jì)多節(jié)點(diǎn)數(shù)字信號(hào)狀態(tài), 則有

(3)式中,x表示發(fā)射信號(hào)向量。

根據(jù)(3)式得到的誤差值, 調(diào)整C值、σ值和I值, 并重復(fù)計(jì)算J值, 直到估計(jì)誤差E值達(dá)到最小, 且不再發(fā)生變化時(shí), 將此時(shí)得到的J值代入(1)式, 即可得到多節(jié)點(diǎn)數(shù)字信號(hào)狀態(tài)估計(jì)結(jié)果, 這一結(jié)果即為多節(jié)點(diǎn)數(shù)字信號(hào)檢測(cè)結(jié)果。

2.2 處理多節(jié)點(diǎn)數(shù)字信號(hào)

依據(jù)(1)式得到的多節(jié)點(diǎn)數(shù)字信號(hào)檢測(cè)結(jié)果, 在DSP 上設(shè)計(jì)基于連續(xù)小波變換的多節(jié)點(diǎn)數(shù)字信號(hào)處理算法, 實(shí)現(xiàn)多節(jié)點(diǎn)數(shù)字信號(hào)處理?；诖? 假設(shè)任意空間R中的多節(jié)點(diǎn)數(shù)字信號(hào)為f(t) , 其中t表示時(shí)間。將其在小波基下展開, 即可得到多節(jié)點(diǎn)數(shù)字信號(hào)處理方程, 則有

綜合上述內(nèi)容, 此次設(shè)計(jì)系統(tǒng)在此次設(shè)計(jì)的硬件基礎(chǔ)上, 通過采集獲取多節(jié)點(diǎn)數(shù)字信號(hào), 檢測(cè)確定信號(hào)中是否存在干擾、失真等異常問題, 根據(jù)DSP 上的信號(hào)處理算法處理多節(jié)點(diǎn)數(shù)字信號(hào)。

3 系統(tǒng)測(cè)試

為了驗(yàn)證本文設(shè)計(jì)的基于CAN 總線的多節(jié)點(diǎn)數(shù)字信號(hào)處理系統(tǒng)的應(yīng)用性能, 展開實(shí)驗(yàn)測(cè)試。主要測(cè)試內(nèi)容為信號(hào)處理過程中的信號(hào)失真率、電源電壓值誤差與受干擾情況下的誤比特率。

3.1 實(shí)驗(yàn)設(shè)置

本次測(cè)試在搭載i7 處理器的Win10 操作系統(tǒng)中運(yùn)行, 選擇XILINX 型FPGA 仿真器和ADI 型DSP仿真器進(jìn)行實(shí)驗(yàn)。路由路徑有4 字節(jié)組成, 采用C 語言編寫DSP 程序, 編寫完成后以.out 為后綴儲(chǔ)存至TF卡。通過I/O 接口與TF卡連接,1 MHz 條件下耗電電流區(qū)間為0.1～400 uA, 選擇MAX232AESE+T混合信號(hào)源輸出多節(jié)點(diǎn)數(shù)字信號(hào)。

3.2 信號(hào)失真率測(cè)試

當(dāng)信號(hào)通過一個(gè)系統(tǒng)后, 其輸出波形與輸入波形不相同, 意味著數(shù)字信號(hào)在傳輸過程中產(chǎn)生了失真。因此, 測(cè)試本文設(shè)計(jì)系統(tǒng)在信號(hào)傳輸過程中的信號(hào)失真率, 失真率越低, 說明本文設(shè)計(jì)系統(tǒng)的信號(hào)輸出越準(zhǔn)確。選擇文獻(xiàn)[7]方法與文獻(xiàn)[8]方法做為對(duì)比方法, 共同進(jìn)行測(cè)試。圖3 為不同方法的輸出波形與原始輸入波形的對(duì)比情況。

由圖3 可知, 文獻(xiàn)[7]方法與文獻(xiàn)[8]方法的輸出波形與原始輸入波形相差較遠(yuǎn), 信號(hào)失真率較高; 而本文方法的輸出波形與原始輸入波形較為貼近, 信號(hào)失真率較低, 說明本文設(shè)計(jì)系統(tǒng)的信號(hào)輸出比較準(zhǔn)確, 對(duì)數(shù)字信號(hào)的處理效果較好。

圖3 輸出波形與原始輸入波形測(cè)試

3.3 電源電壓值誤差測(cè)試

在信號(hào)處理過程中, 容易出現(xiàn)電源實(shí)際輸出電壓值偏離理論輸出電壓值的情況。因此對(duì)系統(tǒng)電源電路進(jìn)行測(cè)試, 通過對(duì)比產(chǎn)生的波動(dòng)系數(shù), 來判斷系統(tǒng)的穩(wěn)定性。波動(dòng)系數(shù)越低, 說明系統(tǒng)運(yùn)行越穩(wěn)定。本文設(shè)計(jì)系統(tǒng)的電源電路測(cè)試結(jié)果如表1 所示。

從表1 中可以看出, 此次設(shè)計(jì)系統(tǒng)電源電路的實(shí)際輸出電壓值與理論值之間誤差最大不超過0.2, 產(chǎn)生的波動(dòng)系數(shù)值在1%上下, 說明本文設(shè)計(jì)系統(tǒng)在進(jìn)行數(shù)字信號(hào)處理過程中運(yùn)行較為穩(wěn)定。

表1 系統(tǒng)電源電路測(cè)試結(jié)果

3.4 誤比特率指標(biāo)測(cè)試

在硬件測(cè)試基礎(chǔ)上, 采用誤比特率指標(biāo)測(cè)試系統(tǒng)軟件, 計(jì)算在數(shù)據(jù)傳輸過程中比特被傳錯(cuò)的概率。即系統(tǒng)處理多節(jié)點(diǎn)數(shù)字信號(hào)后, 接收端接收到的信號(hào)源比特與已知信號(hào)比特之間存在的差值?；诖?選擇可以忽略干擾信號(hào)和其他噪聲的暗室中測(cè)試系統(tǒng)軟件性能。

在此次系統(tǒng)測(cè)試選擇的測(cè)試環(huán)境中, 改變信號(hào)源發(fā)射信噪比, 在不同的信噪比條件下, 使用此次設(shè)計(jì)系統(tǒng)處理多節(jié)點(diǎn)數(shù)字信號(hào), 統(tǒng)計(jì)接收信號(hào)與發(fā)射信號(hào)之間存在的誤比特率, 并將該統(tǒng)計(jì)值與系統(tǒng)誤比特率理論值進(jìn)行對(duì)比, 其對(duì)比結(jié)果如圖4 所示。

從圖4 中可以看出, 當(dāng)信號(hào)源發(fā)射信號(hào)信噪比達(dá)到最大時(shí), 此次設(shè)計(jì)系統(tǒng)實(shí)際測(cè)量得到的誤比特率達(dá)到了10-5,而系統(tǒng)誤比特率理論值為10-6, 雖然統(tǒng)計(jì)值與系統(tǒng)誤比特率理論值存在10-1的差值, 但是并未大于1, 滿足系統(tǒng)運(yùn)行需求。

圖4 系統(tǒng)處理多節(jié)點(diǎn)數(shù)字信號(hào)誤比特率對(duì)比圖

綜合上述3 組實(shí)驗(yàn)結(jié)果可知, 此次設(shè)計(jì)系統(tǒng)硬件電路調(diào)測(cè)結(jié)果和軟件測(cè)試結(jié)果與系統(tǒng)設(shè)計(jì)理論值之間存在的差值小于1, 滿足系統(tǒng)設(shè)計(jì)指標(biāo)要求, 可以應(yīng)用在實(shí)際中,處理多節(jié)點(diǎn)數(shù)字信號(hào)。

4 結(jié)束語

此次設(shè)計(jì)系統(tǒng)充分利用CAN 總線增強(qiáng)信號(hào)節(jié)點(diǎn)之間的數(shù)據(jù)通信能力和開發(fā)周期短的特點(diǎn), 設(shè)計(jì)系統(tǒng)通信模塊電路, 增強(qiáng)系統(tǒng)處理多節(jié)點(diǎn)數(shù)字信號(hào)能力。經(jīng)系統(tǒng)測(cè)試驗(yàn)證, 本文設(shè)計(jì)系統(tǒng)的信號(hào)失真率較低, 運(yùn)行較為穩(wěn)定, 比特率較小, 說明本文設(shè)計(jì)系統(tǒng)信號(hào)處理效果較好。

但是此次設(shè)計(jì)未考慮信號(hào)干擾和環(huán)境噪聲對(duì)系統(tǒng)處理多節(jié)點(diǎn)數(shù)字信號(hào)造成的影響, 因此在今后的研究中還需深入研究系統(tǒng)的跳頻模式, 以此來增強(qiáng)系統(tǒng)的抗干擾能力。