抗高過(guò)載千兆以太網(wǎng)數(shù)據(jù)記錄器設(shè)計(jì)

劉躍澤，熊繼軍，洪應(yīng)平

（中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

0 引 言

隨著測(cè)試技術(shù)的發(fā)展，飛行器狀態(tài)的測(cè)試手段更豐富，數(shù)據(jù)更詳細(xì)，記錄器需要記錄的數(shù)據(jù)量不斷增大，這對(duì)記錄器的記錄速度及容量提出了更高的要求[1?3]?？垢哌^(guò)載千兆以太網(wǎng)數(shù)據(jù)記錄器是針對(duì)于飛行器運(yùn)行過(guò)程中傳感數(shù)據(jù)進(jìn)行實(shí)時(shí)記錄、存儲(chǔ)，并在打擊完成后，將數(shù)據(jù)進(jìn)行回讀。傳統(tǒng)記錄器采用LVDS、422等接口芯片，只能滿足低速數(shù)據(jù)接收需要[4?7]。為了能更快地記錄數(shù)據(jù)，已有研究采用千兆以太網(wǎng)接口[8?9]，在和控制系統(tǒng)交互指令的同時(shí)也可以高速接收數(shù)據(jù)。采用eMMC作存儲(chǔ)單元，與傳統(tǒng)記錄器內(nèi)的NAND FLASH相比，單片容量更高且體積更小，便于進(jìn)行抗高過(guò)載防護(hù)[10?13]。

本文提出了一種基于eMMC、采用以太網(wǎng)接收數(shù)據(jù)并通過(guò)DDR緩存的抗高過(guò)載千兆以太網(wǎng)數(shù)據(jù)記錄器設(shè)計(jì)方案。eMMC作為一種新型存儲(chǔ)介質(zhì)，內(nèi)部集成了NAND FLASH和控制器，由控制器對(duì)NAND FLASH進(jìn)行讀寫(xiě)控制，同時(shí)還具備壞塊管理、損耗均衡以及ECC校驗(yàn)等較為復(fù)雜的功能。相對(duì)于NAND FLASH，eMMC容量大、讀寫(xiě)速度快，高性能eMMC芯片在HS400模式下讀寫(xiě)速度高達(dá)400 MB/s，能夠滿足抗高過(guò)載沖擊信號(hào)記錄儀高速、大容量、低功耗和小型化等要求。

1 抗高過(guò)載記錄器系統(tǒng)

針對(duì)記錄器設(shè)計(jì)時(shí)高速存儲(chǔ)的難點(diǎn)要求，本文設(shè)計(jì)了一款可滿足高速存儲(chǔ)的新型記錄器。該記錄器采用模塊化設(shè)計(jì)，整體系統(tǒng)的設(shè)計(jì)框圖如圖1所示，分為FPGA主控模塊、以太網(wǎng)接口模塊、DDR緩存模塊、電源管理模塊、數(shù)據(jù)模擬設(shè)備以及eMMC存儲(chǔ)單元等六部分。本文主要對(duì)一些主要模塊的選型和設(shè)計(jì)進(jìn)行介紹，各主要模塊的選型如下：FPGA主控模塊選用Xilinx公司的具有4 GB的容量緩存數(shù)據(jù)XC7K160T?1FBG484I芯片；以太網(wǎng)模塊選用Marvell公司的88E1111千兆網(wǎng)傳輸芯片；存儲(chǔ)單元選用三星公司的KLMCG2KERM?B041，具備64 GB的存儲(chǔ)容量用于存儲(chǔ)數(shù)據(jù)；DDR緩存模塊選用MT41K256M16JT?125，滿足本系統(tǒng)需要長(zhǎng)時(shí)間記錄的要求。

圖1 記錄器設(shè)計(jì)框圖

整個(gè)系統(tǒng)上電后，采用數(shù)據(jù)模擬設(shè)備發(fā)送數(shù)據(jù)和指令，保證模擬速率穩(wěn)定，同時(shí)能發(fā)送編幀后數(shù)據(jù)，方便回讀數(shù)據(jù)時(shí)判讀，也可通過(guò)該裝置回讀數(shù)據(jù)到計(jì)算機(jī)端判讀數(shù)據(jù)。

2 關(guān)鍵技術(shù)設(shè)計(jì)

數(shù)據(jù)記錄系統(tǒng)關(guān)鍵技術(shù)主要為以下三點(diǎn)：以太網(wǎng)數(shù)據(jù)處理、編幀；高速數(shù)據(jù)通過(guò)DDR3緩存處理；eMMC數(shù)據(jù)存儲(chǔ)邏輯設(shè)計(jì)。本文主要對(duì)這幾個(gè)模塊的關(guān)鍵技術(shù)進(jìn)行敘述。

2.1 以太網(wǎng)數(shù)據(jù)處理編幀設(shè)計(jì)

以太網(wǎng)模塊選用Marvell公司的88E1111千兆網(wǎng)傳輸芯片，F(xiàn)PGA通過(guò)以太網(wǎng)模塊對(duì)數(shù)據(jù)的收發(fā)進(jìn)行控制，主要包含數(shù)據(jù)緩存進(jìn)程、ARP地址綁定進(jìn)程及數(shù)據(jù)處理三部分。數(shù)據(jù)緩存用于數(shù)據(jù)接收和發(fā)送；ARP地址綁定進(jìn)程，通過(guò)ARP地址解析協(xié)議綁定MAC地址、IP地址，保證通信順利進(jìn)行；數(shù)據(jù)處理在UDP協(xié)議層對(duì)數(shù)據(jù)進(jìn)行解析提取。以太網(wǎng)模塊的整個(gè)通信原理如圖2所示。

圖2 以太網(wǎng)通信原理圖

以太網(wǎng)控制模塊采用PHY倍頻生成的125 MHz的時(shí)鐘作為主控時(shí)鐘，首先通過(guò)ARP綁定地址后，模擬信號(hào)源收到ARP回復(fù)，開(kāi)始發(fā)送模擬數(shù)據(jù)，模擬幀格式如圖3所示，總長(zhǎng)256 B，選用遞加數(shù)便于分析是否有數(shù)據(jù)誤碼。數(shù)據(jù)處理進(jìn)程判斷解析UDP報(bào)文同時(shí)校驗(yàn)后，提取整包數(shù)據(jù)，并提取UDP協(xié)議內(nèi)數(shù)據(jù)長(zhǎng)度和UDP協(xié)議內(nèi)的包計(jì)數(shù)寫(xiě)入幀尾，組成方便后期解析、判讀數(shù)據(jù)，判斷是否有誤碼、丟數(shù)及丟包。編幀后以太網(wǎng)數(shù)據(jù)包如圖4所示。

圖3 模擬幀格式

圖4 編幀后以太網(wǎng)數(shù)據(jù)包

2.2 DDR緩存設(shè)計(jì)

緩存模塊用DDR3緩存，因?qū)懭胱x取數(shù)據(jù)寬度、時(shí)鐘速率不同，采用異步FIFO實(shí)現(xiàn)跨時(shí)鐘域處理和數(shù)據(jù)位寬轉(zhuǎn)換，其原理圖如圖5所示。以太網(wǎng)解碼模塊采用同步于以太網(wǎng)PHY芯片倍頻產(chǎn)生的125 MHz時(shí)鐘作為驅(qū)動(dòng)時(shí)鐘，提取UDP數(shù)據(jù)幀中的有效數(shù)據(jù)寫(xiě)入同步FIFO，將DDR3的寫(xiě)入位寬設(shè)置為128 bit，F(xiàn)IFO無(wú)法直接將8 bit轉(zhuǎn)化成128 bit數(shù)據(jù)，所以采用一個(gè)同步FIFO預(yù)先將數(shù)據(jù)轉(zhuǎn)化為16 bit，同步FIFO的讀使能保持拉高，將讀數(shù)據(jù)有效接入下一異步FIFO的寫(xiě)使能，保證讀數(shù)據(jù)有效時(shí)直接寫(xiě)入下一FIFO。因DDR3芯片讀寫(xiě)共用地址數(shù)據(jù)總線，無(wú)法實(shí)現(xiàn)同步讀寫(xiě)，所以DDR3控制需要設(shè)置優(yōu)先等級(jí)，控制邏輯圖如圖6所示?？刂屏鞒讨饕?個(gè)觸發(fā)信號(hào)，最高優(yōu)先級(jí)觸發(fā)信號(hào)為DDR3忙，DDR3 IP在工作過(guò)程中Rdy信號(hào)及Wdf_rdy信號(hào)會(huì)隨時(shí)拉低，這時(shí)DDR無(wú)法響應(yīng)讀寫(xiě)命令，所以狀態(tài)要切入空閑狀態(tài)，等DDR3結(jié)束忙狀態(tài)。第二優(yōu)先級(jí)為FIFO1半滿，首先要保證FIFO1不會(huì)被寫(xiě)滿導(dǎo)致丟數(shù)，因DDR3的帶寬遠(yuǎn)遠(yuǎn)大于以太網(wǎng)的數(shù)據(jù)帶寬，所以正常的控制邏輯圖中，F(xiàn)IFO1永遠(yuǎn)不會(huì)被寫(xiě)滿。當(dāng)前兩個(gè)觸發(fā)條件沒(méi)有達(dá)成時(shí)，只要DDR3內(nèi)有數(shù)據(jù)，且FIFO2沒(méi)有被寫(xiě)滿，就執(zhí)行寫(xiě)FIFO2操作。

圖5 DDR緩存模塊原理圖

圖6 DDR控制邏輯狀態(tài)圖

圖7為用XILINX Vivado軟件抓取的實(shí)時(shí)信號(hào)讀寫(xiě)時(shí)序。

圖7 DDR讀寫(xiě)時(shí)序

2.3 存儲(chǔ)模塊設(shè)計(jì)

存儲(chǔ)單元選用三星公司的KLMCG2KERM?B041芯片，該芯片具備64 GB的存儲(chǔ)容量，在HS400模式下存儲(chǔ)速度最大可達(dá)到400 MB/s，但時(shí)鐘速率太高，必定會(huì)增大功耗和邏輯資源的消耗。本文記錄器為保證抗高過(guò)載，將存儲(chǔ)單元外掛，減小存儲(chǔ)模塊占用空間，實(shí)物圖如圖8所示。為了兼顧長(zhǎng)線傳輸及結(jié)構(gòu)設(shè)計(jì)，保證數(shù)據(jù)信號(hào)質(zhì)量及數(shù)據(jù)寫(xiě)入速度，記錄器采用雙沿傳輸，50 MHz傳輸時(shí)鐘（High Speed DDR模式）。在兼顧各方面需求的情況下，存儲(chǔ)速度在滿速時(shí)，瞬時(shí)存儲(chǔ)速度達(dá)到100 MB/s，但因eMMC特性上有寫(xiě)入等待時(shí)間及命令字寫(xiě)入時(shí)間，平均速率可以保證大于60 MB/s。任務(wù)指標(biāo)UDP通信速率最大為500 Mb/s，將數(shù)據(jù)包設(shè)置為最大包1 500時(shí)的最大通信數(shù)據(jù)速度約為57 MB/s，所以記錄器滿足實(shí)際記錄以太網(wǎng)UDP數(shù)據(jù)包的能力。

圖8 存儲(chǔ)單元實(shí)物圖

存儲(chǔ)模塊的初始化流程如圖9所示。系統(tǒng)上電后，首先用400 kHz的低速時(shí)鐘對(duì)eMMC存儲(chǔ)芯片進(jìn)行初始化，包括器件識(shí)別、容量識(shí)別和相關(guān)寄存器配置等。本系統(tǒng)將eMMC器件配置為High Speed DDR模式，該模式下最大時(shí)鐘為52 MHz，設(shè)置總線數(shù)據(jù)為8 bit，I/O電壓為1.8 V，最大數(shù)據(jù)速度為104 MB/s。

圖9 初始化流程

初始化完成后，eMMC進(jìn)入傳輸狀態(tài)，該狀態(tài)下存儲(chǔ)單元可以響應(yīng)讀、寫(xiě)、擦命令。因任務(wù)要求，本系統(tǒng)分為4種模式：常規(guī)監(jiān)控記錄模式、硬啟動(dòng)模式、數(shù)據(jù)擦除模式及回讀模式，工作模式流程如圖10所示。存儲(chǔ)單元初始化完成后處于傳輸狀態(tài)，等待外部控制系統(tǒng)發(fā)送記錄模式指令進(jìn)入記錄模式，在記錄模式實(shí)時(shí)記錄以太網(wǎng)數(shù)據(jù)，存滿循環(huán)記錄，便于隨時(shí)回讀以太網(wǎng)數(shù)據(jù)。

記錄模式的詳細(xì)工作流程為：首先發(fā)送CMD23設(shè)計(jì)多塊存儲(chǔ)塊數(shù)，eMMC芯片每塊容量為512 B，每次申請(qǐng)后，需要寫(xiě)入足夠申請(qǐng)的數(shù)據(jù)才可以開(kāi)始存儲(chǔ)。因eMMC芯片特性，寫(xiě)入時(shí)間存在延時(shí)，所以每次申請(qǐng)的塊數(shù)越多，存儲(chǔ)速度越接近最大速度。本系統(tǒng)申請(qǐng)存儲(chǔ)塊數(shù)為2 048塊，也就是每次申請(qǐng)1 MB存儲(chǔ)空間；之后發(fā)送CMD24命令，設(shè)置存儲(chǔ)起始地址，每完成一次存儲(chǔ)，起始地址遞加，存入接下來(lái)的2 048塊地址。當(dāng)沒(méi)有外部其他命令輸入，存儲(chǔ)器一直停留在循環(huán)記錄狀態(tài)。

擦除模式下，eMMC芯片也是依據(jù)塊地址進(jìn)行擦除。在配置階段，可以從寄存器中獲取該芯片的容量，得到該芯片的最大地址。本系統(tǒng)不需要進(jìn)行部分擦除，所以接收到擦除指令后，進(jìn)行全空間擦除。首先發(fā)送CMD35將起始設(shè)置為0地址，發(fā)送CMD36將結(jié)束地址設(shè)置為最大地址，發(fā)送CMD38執(zhí)行全空間擦除操作，擦除完成退出該模式。

硬啟動(dòng)模式是任務(wù)要求的特殊模式，在飛行器發(fā)射前5 min啟動(dòng)，將全空間擦除，進(jìn)入記錄模式，保證系統(tǒng)準(zhǔn)確記錄飛行器發(fā)射前及發(fā)射過(guò)程中的傳感數(shù)據(jù)，保證記錄器回收時(shí)可以得到整個(gè)飛行器飛行過(guò)程前后實(shí)時(shí)傳感數(shù)據(jù)。

回讀模式下，主要用于模擬測(cè)試時(shí)及記錄器回收時(shí)對(duì)數(shù)據(jù)進(jìn)行回讀。與存儲(chǔ)模式相似，首先發(fā)送CMD16設(shè)置讀取塊數(shù)；再發(fā)送CMD18設(shè)置讀取起始地址，同時(shí)通過(guò)LVDS接口芯片將數(shù)據(jù)輸出到計(jì)算機(jī)，用于數(shù)據(jù)判讀。如果外部控制命令一直存在，系統(tǒng)會(huì)讀取所有容量的數(shù)據(jù)；當(dāng)控制命令不存在，則退出回讀模式。

3 系統(tǒng)驗(yàn)證與分析

為驗(yàn)證記錄器的可靠性和數(shù)據(jù)記錄的準(zhǔn)確性，本文采用地面信號(hào)源作為模擬數(shù)據(jù)設(shè)備，模擬數(shù)據(jù)格式如圖3所示，發(fā)送速率為526 Mb/s，在記錄模式下持續(xù)寫(xiě)入數(shù)據(jù)，通過(guò)地面回讀設(shè)備回讀數(shù)據(jù)，原始數(shù)據(jù)見(jiàn)圖11。將單次申請(qǐng)存儲(chǔ)容量設(shè)置為1 MB，即1 048 576 B，將幀長(zhǎng)設(shè)置為1 048 576 B，幀頭對(duì)齊，可通過(guò)數(shù)據(jù)軟件直觀查看。經(jīng)數(shù)據(jù)分析軟件第1次拆解，分析數(shù)據(jù)幀頭計(jì)數(shù)值連續(xù)，并去掉幀頭，拆解出以太網(wǎng)打包數(shù)據(jù)，格式見(jiàn)圖4，拆解后數(shù)據(jù)見(jiàn)圖12。因每包含數(shù)據(jù)1 024 B和幀尾8 B，所以將幀長(zhǎng)設(shè)置為1 032，可以看到幀尾內(nèi)的幀計(jì)數(shù)、幀長(zhǎng)度、隔離碼。經(jīng)數(shù)據(jù)分析軟件驗(yàn)證后，確定以太網(wǎng)包計(jì)數(shù)連續(xù)沒(méi)有出現(xiàn)丟包情況，做第2次拆包，提取出實(shí)際數(shù)據(jù)。實(shí)際數(shù)據(jù)如圖3所示，拆解后數(shù)據(jù)見(jiàn)圖13。因數(shù)據(jù)為連續(xù)輸入，且?guī)睬鞍?jì)數(shù)，經(jīng)數(shù)據(jù)分析軟件驗(yàn)證后，無(wú)誤碼。驗(yàn)證了本系統(tǒng)記錄數(shù)據(jù)的準(zhǔn)確性。本記錄器連續(xù)做大于100次地面試驗(yàn)，在記錄模式下每次記錄容量大于30 GB，同時(shí)驗(yàn)證硬啟動(dòng)模式。經(jīng)數(shù)據(jù)軟件判讀，無(wú)錯(cuò)誤出現(xiàn)。

圖11 原始數(shù)據(jù)

圖12 第1次拆解數(shù)據(jù)

圖13 第2次拆解數(shù)據(jù)

4 結(jié) 論

本文介紹了抗高過(guò)載千兆以太網(wǎng)數(shù)據(jù)記錄器設(shè)計(jì)，實(shí)現(xiàn)了單路千兆網(wǎng)數(shù)據(jù)記錄，記錄速率為526 Mb/s。

該記錄器能夠準(zhǔn)確地回收數(shù)據(jù)、拆解出原始數(shù)據(jù)，通過(guò)型號(hào)項(xiàng)目驗(yàn)證，其具備60 MB/s的平均存儲(chǔ)速度。將存儲(chǔ)單元與主板分離適用于彈上狹小空間，有利于設(shè)計(jì)抗高過(guò)載結(jié)構(gòu)，可抵抗高過(guò)載沖擊，能夠滿足彈上的以太網(wǎng)數(shù)據(jù)記錄及測(cè)試要求。