高端芯片技術(shù)特點(diǎn)及測評(píng)難點(diǎn)分析★

王小強(qiáng)，李斌，余永濤，王斌，翁章釗

（1.華南理工大學(xué)，廣東 廣州 510641；2.工業(yè)和信息化部電子第五研究所，廣東 廣州 511370）

0 引言

芯片是電子產(chǎn)品的“心臟”，是信息社會(huì)的核心基石，是國家的“工業(yè)糧食”。芯片被廣泛地應(yīng)用于通信設(shè)備、電腦、消費(fèi)電子、汽車電子、醫(yī)療儀器和機(jī)器人，以及工業(yè)控制等各種電子產(chǎn)品和系統(tǒng)中，是高端制造業(yè)的基石。從2015年起，我國芯片產(chǎn)品進(jìn)口額超過石油，成為中國第一大進(jìn)口商品。2020年，我國芯片的進(jìn)口額攀升至近3 800億美元，約占國內(nèi)進(jìn)口總額的18%。集成電路產(chǎn)業(yè)是現(xiàn)代經(jīng)濟(jì)社會(huì)發(fā)展的基礎(chǔ)性、戰(zhàn)略性和先導(dǎo)性產(chǎn)業(yè)，其中采用先進(jìn)制程及封裝工藝、性能高和功能復(fù)雜的核心關(guān)鍵芯片，如高性能中央處理器（CPU）芯片、高性能現(xiàn)場可編程門陣列（FPGA）芯片和新一代高性能通信系統(tǒng)級(jí)芯片（5G SOC）等高端芯片是集成電路產(chǎn)品的重中之重，代表著一個(gè)國家高科技發(fā)展水平和未來發(fā)展?jié)摿?，作為信息產(chǎn)業(yè)的核心部件承擔(dān)著金融、國防、電力和教育等重點(diǎn)行業(yè)的數(shù)據(jù)采集和信息處理任務(wù)。

近年來，隨著美國加強(qiáng)對(duì)以集成電路為代表的中國高科技產(chǎn)業(yè)的打壓， “高端芯片”成為國內(nèi)新聞報(bào)道和政策文件等媒介的高頻詞匯。但是， “高端芯片”有何特點(diǎn)，及其測評(píng)有哪些難點(diǎn)，行業(yè)對(duì)此研究分析得較少。因此，本文通過對(duì)行業(yè)報(bào)道較多的CPU、FPGA和5G SoC等典型的高端芯片產(chǎn)品進(jìn)行分析，總結(jié)高端芯片的技術(shù)特點(diǎn)，并分析其共性測評(píng)技術(shù)難點(diǎn)，以期為國內(nèi)高端芯片的研發(fā)、生產(chǎn)和應(yīng)用等環(huán)節(jié)的測試評(píng)價(jià)提供技術(shù)支撐。

1 傳統(tǒng)集成電路類別概述

隨著半導(dǎo)體集成電路設(shè)計(jì)、工藝技術(shù)的飛速發(fā)展，集成電路規(guī)模日益增大，按集成度來分，半導(dǎo)體集成電路可分為：小規(guī)模集成電路（10~100個(gè)元件）、中規(guī)模集成電路（100~1 000個(gè)元件）、大規(guī)模集成電路（1 000~100 000個(gè)元件）、超大規(guī)模集成電路（10萬~1 000萬個(gè)元件）、特大規(guī)模集成電路（1 000萬~10億個(gè)元件）和巨大規(guī)模集成電路（10億個(gè)元件以上）[1]。

按照處理信號(hào)的類型，集成電路分為數(shù)字集成電路、模擬集成電路和混合信號(hào)集成電路等。其中，數(shù)字集成電路分為邏輯集成電路、微處理器、存儲(chǔ)器和可編程邏輯器件4個(gè)大類；模擬集成電路分為電源管理集成電路、放大器、接口集成電路和微波集成電路4個(gè)大類。每個(gè)大類又分為若干小類和細(xì)類，如表1所示[2]。

表1 集成電路分類(按功能分)

2 高端芯片技術(shù)特點(diǎn)分析

不同于傳統(tǒng)基于集成度、處理信號(hào)類別的分類，高端芯片代表的是高技術(shù)應(yīng)用領(lǐng)域，如新一代移動(dòng)通信、人工智能和大數(shù)據(jù)等新興技術(shù)及其應(yīng)用所需要的核心關(guān)鍵芯片。半導(dǎo)體工藝的進(jìn)步使得芯片集成度得到進(jìn)一步的提升，臺(tái)積電（TSMC）的30.48 cm（12英寸）5 nm工藝已于2019年進(jìn)行了量產(chǎn)，下一代先進(jìn)工藝水平也在穩(wěn)步地推進(jìn)。根據(jù)華為官網(wǎng)報(bào)道，麒麟980采用7 nm工藝，單顆芯片集成69億顆晶體管[3]。

本文選取體現(xiàn)高新技術(shù)發(fā)展水平的CPU、FPGA和5G SoC等典型的高端芯片產(chǎn)品，依據(jù)網(wǎng)絡(luò)公開的產(chǎn)品關(guān)鍵指標(biāo)數(shù)據(jù)進(jìn)行技術(shù)特點(diǎn)分析。

2.1 CPU

CPU是桌面式計(jì)算機(jī)、數(shù)據(jù)服務(wù)器等計(jì)算機(jī)系統(tǒng)的運(yùn)算和控制核心，是信息處理、程序運(yùn)行的最終執(zhí)行單元。典型的CPU產(chǎn)品如圖1所示，選取網(wǎng)絡(luò)公開數(shù)據(jù)進(jìn)行整理，得到的國內(nèi)外典型CPU產(chǎn)品的基本規(guī)格及應(yīng)用結(jié)果如表2所示。

表2 國內(nèi)外典型CPU產(chǎn)品的基本規(guī)格及應(yīng)用

圖1 典型的CPU產(chǎn)品圖例[4-5]

2.2 FPGA

FPGA產(chǎn)品由于其可配置、設(shè)計(jì)開發(fā)周期短等特點(diǎn)，在5G通信、數(shù)據(jù)中心、消費(fèi)電子、汽車電子、工業(yè)控制和醫(yī)療設(shè)備等領(lǐng)域具有廣泛的應(yīng)用前景。典型的FPGA產(chǎn)品如圖2所示，選取網(wǎng)絡(luò)公開數(shù)據(jù)進(jìn)行整理，得到的典型FPGA產(chǎn)品的基本規(guī)格及應(yīng)用情況。

圖2 典型的FPGA產(chǎn)品圖例[10-11]

2.3 5G SoC

除了CPU和FPGA等通用高端芯片技術(shù)不斷地更新?lián)Q代，隨著5G運(yùn)營環(huán)境的不斷成熟，基于5G應(yīng)用的系統(tǒng)級(jí)芯片5G SoC（5G System-on-Chip）成為了高端智能手機(jī)的標(biāo)配，典型的5G SoC產(chǎn)品如圖3所示。

圖3 典型的5G SoC產(chǎn)品圖例[14-15]

表3 典型的FPGA產(chǎn)品基本規(guī)格及應(yīng)用

目前市場主流5G SoC芯片的基本規(guī)格如表4所示。這些5G SoC芯片采用了先進(jìn)制造工藝，在保證功耗前提下，其核心關(guān)鍵性能完全滿足當(dāng)前國內(nèi)外的5G運(yùn)營環(huán)境。

表4 典型的5G SoC基本規(guī)格對(duì)比[16]

選取CPU、FPGA和5G SoC各4款為目前主流產(chǎn)品的工藝節(jié)點(diǎn)、主頻等數(shù)據(jù)進(jìn)行分析，從圖4中可以看到，5G SoC產(chǎn)品采用最先進(jìn)工藝，普遍采用7 nm制程；CPU緊隨其后普遍采用14/10 nm制程；FPGA工藝分布較大，考慮到成本等綜合因素，典型的產(chǎn)品主要集中在28/20 nm。

圖4 數(shù)據(jù)雷達(dá)圖分析

CPU、5G SoC典型產(chǎn)品的主頻都在2~3 GHz，F(xiàn)PGA為采用BRAM速度參考比較。3類產(chǎn)品的引腳數(shù)都達(dá)到了1 000 Pin以上，采用了先進(jìn)的高密度封裝技術(shù)。

綜合以上數(shù)據(jù)進(jìn)行分析，發(fā)現(xiàn)高端芯片具有以下特點(diǎn)：

1）工藝制程先進(jìn)（28、14、7/5 nm以下）；

2）工作頻率高（主頻在2 GHz以上，采用SERDES、PCIE等高速接口）；

3）封裝工藝先進(jìn)（WLP/3D/SiP）；

4）功能復(fù)雜（內(nèi)核數(shù)多，擁有更全面的功能及優(yōu)異的綜合性能等）。

相對(duì)于其他集成電路，高端芯片一般具有多功能、強(qiáng)算力、高速、高密度存儲(chǔ)和高效的信息處理能力等特點(diǎn)，服務(wù)于高端應(yīng)用市場，在電路系統(tǒng)中扮演最核心的功能角色，一般表現(xiàn)出高集成度、高工作頻率和先進(jìn)封裝形式等外化特征。其中，最關(guān)鍵的特點(diǎn)是工藝制程先進(jìn)。特別是對(duì)于數(shù)字電路而言，先進(jìn)制程可以實(shí)現(xiàn)更高的集成度，是單片多IP核及實(shí)現(xiàn)復(fù)雜功能的基礎(chǔ)，更小的特征尺寸可以實(shí)現(xiàn)更高的工作頻率，更高的集成度對(duì)封裝工藝提出了更高的要求。

3 測評(píng)難點(diǎn)分析

高端芯片測評(píng)是芯片產(chǎn)業(yè)鏈的關(guān)鍵技術(shù)環(huán)節(jié)，貫穿于設(shè)計(jì)、制造、封裝和應(yīng)用等全壽命周期，是芯片產(chǎn)品質(zhì)量保證的關(guān)鍵，也是芯片產(chǎn)業(yè)的核心技術(shù)和重點(diǎn)保障。隨著先進(jìn)納米工藝制造技術(shù)和集成電路系統(tǒng)朝著高速、高頻和高精度等高性能方向發(fā)展，高端芯片的先進(jìn)工藝制程進(jìn)入10 nm以內(nèi)，集成規(guī)模超過幾十億甚至數(shù)百億，內(nèi)部結(jié)構(gòu)越來越復(fù)雜，功能模塊越來越多，其測試項(xiàng)目越來越多、測試難度越來越大，特別是高速信號(hào)測試、多層級(jí)的綜合性能驗(yàn)證、先進(jìn)封裝的可靠性評(píng)價(jià)，已成為高端芯片行業(yè)發(fā)展的重要挑戰(zhàn)，受到日益增多的關(guān)注和研究。

3.1 高速信號(hào)傳輸質(zhì)量的測試評(píng)價(jià)

高端芯片性能的提升、高端芯片主頻的提升及其內(nèi)嵌的高速總線給測試帶來了新的挑戰(zhàn)，主要表現(xiàn)為對(duì)信號(hào)完整性的要求更為嚴(yán)格。從上述產(chǎn)品指標(biāo)中可以看到，高端芯片的工作頻率越來越高；同時(shí)，為了實(shí)現(xiàn)和外圍的數(shù)據(jù)交換，大多配有SERDES、DDR等高速傳輸接口。以目前應(yīng)用較多的DDR4為例，相對(duì)于DDR3，DDR4采用更低的電壓和更高帶寬，供電電壓從1.5 V降到1.2 V，信號(hào)速率可達(dá)3 200 Mbps。FPGA芯片的SERDES接口可達(dá)12.5 Gbps，甚至可以達(dá)到32.75 Gbps。在高頻率和低電壓的條件下對(duì)DDR和SERDES信號(hào)進(jìn)行測試，信號(hào)完整性的好壞至關(guān)重要。

隨著傳輸速率的提高，高速信號(hào)鏈路上的串?dāng)_、反射、時(shí)鐘抖動(dòng)、接地反彈和電源噪聲等效應(yīng)將愈發(fā)嚴(yán)重，測試質(zhì)量難以保證，如速率為3 200 Mbps的DDR4信號(hào)的單一比特位寬僅為312.50 ps。針對(duì)高速信號(hào)測試難題，需要開展高速信號(hào)傳輸鏈路建模仿真、高速信號(hào)測試板設(shè)計(jì)、ATE及系統(tǒng)級(jí)高速信號(hào)測試技術(shù)等技術(shù)攻關(guān)，保障高速信號(hào)傳輸質(zhì)量及開展高速信號(hào)接口協(xié)議測試驗(yàn)證、全速條件下的功能性能評(píng)估等研究工作。

典型的高速信號(hào)測試驗(yàn)證示例如圖5所示。

圖5 高速信號(hào)測試驗(yàn)證示意圖

3.2 多層級(jí)的綜合功能性能測評(píng)

由于高端芯片的芯片集成度更高，傳統(tǒng)的FT測試無法對(duì)其實(shí)現(xiàn)全面的考核，同時(shí)芯片的功能更加復(fù)雜，需要針對(duì)芯片進(jìn)行多層次的測試驗(yàn)證，才能對(duì)其應(yīng)用可靠性進(jìn)行全面驗(yàn)證。目前國內(nèi)高端芯片針對(duì)器件級(jí)、板級(jí)和系統(tǒng)級(jí)的驗(yàn)證往往不夠全面，缺乏針對(duì)基于軟硬件協(xié)同設(shè)計(jì)研制的高端芯片的檢測手段及方法。

在器件級(jí)層面，隨著特征尺寸的縮小，高端芯片電遷移（EM）、超薄柵氧化層擊穿（TDDB）、熱載流子效應(yīng)（HCI）和負(fù)偏置溫度不穩(wěn)定性（NBTI）效應(yīng)越來越顯著，進(jìn)而影響芯片的可靠性。在板級(jí)層面，高端芯片需要與外圍元器件共同實(shí)現(xiàn)主要功能；同時(shí)，由于ATE系統(tǒng)資源的限制，復(fù)雜功能的驗(yàn)證無法通過ATE系統(tǒng)得到全面驗(yàn)證，板級(jí)測試條件下如何區(qū)分外圍元器件的影響也至關(guān)重要。在系統(tǒng)級(jí)層面，高端芯片需要操作系統(tǒng)層面運(yùn)行各類應(yīng)用程序及軟件，其基于系統(tǒng)級(jí)應(yīng)用的測評(píng)更能反映真實(shí)應(yīng)用條件下的各種性能指標(biāo)。

針對(duì)多層級(jí)的綜合測評(píng)難點(diǎn)，重點(diǎn)需要開展基于器件級(jí)的電應(yīng)力及溫度應(yīng)力下的功能性能測評(píng)、驗(yàn)證，保障其質(zhì)量可靠性。在板級(jí)，基于最小原型系統(tǒng)，開展極限應(yīng)力條件下的功能驗(yàn)證，如溫度應(yīng)力、電壓頻率拉偏等，保障其板級(jí)應(yīng)用可靠性。在系統(tǒng)級(jí)，研究基于典型應(yīng)用場景的高端芯片綜合性能測試技術(shù)。器件級(jí)、板級(jí)、系統(tǒng)級(jí)的測評(píng)圖例如圖6所示。

圖6 器件級(jí)、板級(jí)、系統(tǒng)級(jí)測評(píng)圖例

3.3 先進(jìn)封裝質(zhì)量可靠性評(píng)價(jià)

隨著先進(jìn)制程工藝與封裝工藝的不斷提升，高端芯片正逐步地向高密度、低功耗和小型化方向發(fā)展。先進(jìn)封裝中涉及如超薄晶圓處理、芯片堆疊、芯片倒裝和硅通孔等技術(shù)，使得芯片集成度越來越高。另一方面，新封裝技術(shù)的復(fù)雜性使得產(chǎn)品在芯片減薄、芯片貼裝和倒裝焊等過程中，存在一系列與工藝相關(guān)的失效，如芯片開裂、分層、鍵合線開路或短路等。另外，高端芯片復(fù)雜的封裝結(jié)構(gòu)和較小尺寸的缺陷特征，對(duì)可靠性檢測評(píng)價(jià)手段提出了更高的要求，常規(guī)的顯微形貌分析技術(shù)、聲學(xué)掃描顯微鏡檢查技術(shù)和2D X-ray顯微透射技術(shù)等已無法滿足評(píng)價(jià)需求，需要引入多模式聲掃檢查技術(shù)、CT透射技術(shù)、磁顯微缺陷定位技術(shù)、同步熱發(fā)射分析技術(shù)和超高精密解剖制樣等技術(shù)以進(jìn)一步地實(shí)現(xiàn)微納尺寸的缺陷識(shí)別與定位，如圖7所示。

圖7 三維封裝樣品3D-Xray/聲學(xué)掃描檢查缺陷檢查示意圖

4 結(jié)束語

本文針對(duì)CPU、FPGA、5G SoC等高端芯片產(chǎn)品的公開數(shù)據(jù)信息進(jìn)行整理分析，總結(jié)了高端芯片所具有的工藝制程先進(jìn)、性能指標(biāo)高、封裝結(jié)構(gòu)復(fù)雜和可靠性要求高等共性特點(diǎn)。通過結(jié)合工程經(jīng)驗(yàn)，分析了高端芯片面臨高速信號(hào)傳輸質(zhì)量測評(píng)、多層級(jí)綜合功能性能測評(píng)和先進(jìn)封裝質(zhì)量可靠性評(píng)價(jià)等技術(shù)挑戰(zhàn)及對(duì)策，可以為國內(nèi)高端芯片的研發(fā)、生產(chǎn)和應(yīng)用等環(huán)節(jié)的測試評(píng)價(jià)提供重要的技術(shù)支撐。