高精度分段線性補償基準電壓源*

奚冬杰，徐晴昊

(中國電子科技集團公司第五十八研究所，江蘇 無錫 214035)

0 引言

帶隙基準電壓源(Bandgap Voltage Reference，BGR)作為IC 設計中一個重要的基礎單元模塊，被廣泛應用于電源管理、A/D 和D/A 轉(zhuǎn)換器以及數(shù)模混合等集成電路。理想情況下基準電壓源輸出一個不隨溫度、電源電壓和工藝變化而變化的參考電壓，其精度限制了所有IC 系統(tǒng)所能達到的性能上限，因此研究如何設計一個高精度輸出的基準電壓源具有重要意義[1-3]。

隨著片上系統(tǒng)(SoC)和便攜式穿戴設備的高速發(fā)展，傳統(tǒng)帶隙基準的精度已難以滿足現(xiàn)代集成電路的設計需求。傳統(tǒng)帶隙基準采用一階補償結(jié)構(gòu)，其采用具有固定正溫度系數(shù)的電壓(VPTAT)來補償VBE的負溫度系數(shù)，經(jīng)補償后的電壓仍存在高階非線性溫度系數(shù)分量。因此傳統(tǒng)帶隙基準溫度系數(shù)受補償誤差限制，僅在補償溫度點附近具有最小溫度系數(shù)，隨工作溫度范圍的增加基準輸出精度急劇惡化[4-5]。

針對一階補償因固有缺陷所導致輸出電壓精度受限問題，業(yè)內(nèi)提出了指數(shù)型電流補償、亞閾值MOS 補償和不同電阻溫度系數(shù)補償?shù)冉鉀Q方案。但上述高階補償方案存在與標準CMOS 工藝不兼容、電路結(jié)構(gòu)復雜、高噪聲、功耗大和因模型精度不足導致產(chǎn)品良率下降等問題。為此本文設計了一種高精度分段線性補償基準電壓源設計方案，首先將PTAT 電流和CTAT 電流做差獲得分段線性補償電流，其次將電路整個工作溫度區(qū)間分為兩段后利用分段線性補償電流完成補償，然后通過增加三極管基極電流補償結(jié)構(gòu)進一步提升基準輸出精度。最終所設計BGR 在2.5 V～5 V 電源電壓下以及-55 ℃～125 ℃溫度范圍內(nèi)溫度系數(shù)為1.208 ppm/℃，具有功耗低、結(jié)構(gòu)簡單和未使用NPN 三極管可與標準CMOS 工藝兼容等優(yōu)勢。

1 分段線性補償原理

1.1 傳統(tǒng)一階帶隙補償誤差分析

傳統(tǒng)帶隙基準電壓源基于熱電壓VT 進行設計，在整個工作溫度范圍內(nèi)對溫漂系數(shù)采取一階補償策略，即利用具有正溫度系數(shù)的VPTAT和負溫度系數(shù)的VBE按一定權重相加獲得補償效果。通常VREF(輸出基準電壓)可表示為：

在標準CMOS 工藝中VBE代表縱向PNP 發(fā)射極與基極間壓差。k 在理想情況下為與工藝無關的常數(shù)，僅由VBE與VT溫度系數(shù)絕對值的比值決定。VT為熱電壓。

由半導體物理可知VBE的詳細表達式為[6]：

其中，VBG0為溫度0 K 時的帶隙電壓。T0為參考溫度，VBE0為T0時的三極管基極發(fā)射極壓差。T 為絕對溫度。η 為工藝 常數(shù)。ζ 是集電極電 流IC中 溫度的指數(shù)項。式(2)表明VTln(T/T0)具有溫度的高階指數(shù)項，傳統(tǒng)一階補償無法在整個溫度范圍內(nèi)對VREF進行有效補償，只有在預設零溫參考點T0附近可獲得預設補償效果，基準電壓溫漂隨工作溫度范圍的增大而增大，因此如想確?；鶞示葎t其工作溫度范圍受限[7]。

1.2 分段線性補償思路

與傳統(tǒng)一階補償在整個溫度區(qū)間內(nèi)采用同一正溫度系數(shù)VPTAT對VBE負溫度系數(shù)進行補償不同，分段線性補償通過將整個溫度范圍拆分為若干段并在每個區(qū)間段內(nèi)采用具有不同正溫度系數(shù)的VPTAT完成對VBE負溫度系數(shù)的補償。隨著區(qū)間段增多，每個小區(qū)間段溫度范圍縮小，在同一區(qū)間段內(nèi)相對于預設零溫參考點溫度的最大漂移量幅度變小，通過在每個小區(qū)間段內(nèi)實現(xiàn)最優(yōu)補償，最終可以在整個溫度范圍內(nèi)顯著減小基準電壓溫度系數(shù)。結(jié)合圖1 所示的分段線性補償核心電路進行分析，本文中將溫度范圍拆分為兩段(T0～T1、T1～T2)后進行分段線性補償，補償函數(shù)VC(T)由兩部分組成，具體表達式為：

圖1 分段線性補償核心電路

其中，U(T)為階躍函數(shù)，ICOMP由IPTAT和ICTAT做差產(chǎn)生，圖2 為分段線性補償電流溫度特性曲線示意圖。由圖2 可知，當T0≤T≤T1時，ICOMP=0。當T1＜T≤T2時，ICOMP=IPTAT-ICTAT。因 此

圖2 分段線性補償電流溫度特性曲線

通過以上分析，即可在不同溫度區(qū)間內(nèi)對基準輸出進行不同程度補償，最終基準表達式為：

合理設置電路中器件參數(shù)，確保式(5)成立，即可獲得最佳補償效果。此時在兩個分段子區(qū)間內(nèi)基準輸出溫漂曲線均被設置于拋物線定點附近，線性補償發(fā)生在基準電壓隨溫度下降區(qū)域，最大化減小了補償誤差，因此基準輸出溫漂系數(shù)最小[8-9]。

2 具體電路實現(xiàn)

本文所提出一種高精度分段線性補償基準電壓源的具體電路實現(xiàn)如圖3 所示。整體電路由IPTAT和ICTAT電流產(chǎn)生、帶隙基準核心以及分段補償電流ICOMP產(chǎn)生共三個模塊組成。

圖3 高精度分段線性補償基準電壓源

2.1 IPTAT 和ICTAT 電流產(chǎn)生模塊

利用運算放大器處于穩(wěn)定負反饋閉環(huán)系統(tǒng)時輸入端具有虛短特性，可獲得設計所需正溫及負溫度系數(shù)電流，同時運放輸出還可為模塊自身提供偏置電壓。

運放A0正負端電壓相等，VEB(Q0)具有負溫度系數(shù)，則流過電阻R0的電流為ICTAT，且其表達式為：

運放A1正負端電壓相等，設Q1 與Q0 發(fā)射極面積比為N，MP1 和MP2 構(gòu)成等比例鏡像電流鏡，VT代表熱電壓。則流過電阻R1的電流為IPTAT，且其表達式為：

2.2 帶隙基準核心模塊

如基準核心模塊部分電路所示，最終基準電壓輸出點位于Q2 發(fā)射極，其表達式VREF為：

其中A 代表電流鏡中MP3 和MP2 寬長比的比值。

式(8)僅代表理想情況下VREF表達式，實際中應考慮Q2 基極電流對基準輸出的影響，則有VREF=VEB(Q2)+(AIPTAT+ICOMP+IB(Q2))×R2。為消除Q2 基極電流所引入誤差，提升基準輸出精度，增加由MP5、Q3、MN0 和MN1 組成的基極電流補償結(jié)構(gòu)。MP5 和MP3 構(gòu)成等比例鏡像，迫使Q2和Q3 工作狀態(tài)相同，因此兩者具有相同的基極電流。MN0 和MN1 構(gòu)成等比例鏡像，則有IMN0=IMN1=IB(Q3)=IB(Q2)。因此通過MN0 可對Q2 基極電流進行分流，確保R2上電流與(AIPTAT+ICOMP)精確相等。

2.3 分段補償電流ICOMP 產(chǎn)生模塊

本設計中分(T0～T1)和(T1～T2)兩段溫度范圍對基準進行補償。分段補償電流產(chǎn)生模塊中MP6 鏡像IPTAT，比例系數(shù)為B。MP7 鏡像ICTAT，比例系數(shù)為C。MN2、MN3 和MP8、MP9 構(gòu)成兩組等比例鏡像電流鏡。設置系數(shù)B、C大小，確保溫度為T1時有IMP6=IMP7。

當溫度小于T1時，為實現(xiàn)節(jié)點電流平衡，MP7 工作于線性區(qū)，MP8 和MP9 工作于截止區(qū)，ICOMP=0。

當溫度大于T1時，為實現(xiàn)節(jié)點電流平衡，MP7、MP8 和MP9 工作于飽和區(qū)，ICOMP=BIPTAT-CICTAT。

3 電路仿真結(jié)果和分析

采用0.18 μm BCD 工藝，在電源電壓2.5 V～5 V 和溫度-55 ℃～125 ℃范圍內(nèi)，對本文所設計高精度分段線性補償基準電壓源進行了Specture 仿真驗證。

圖4 所示VREF溫度特性曲線仿真結(jié)果與理論分析一致，通過在兩個不同溫度區(qū)間段內(nèi)采用不同溫度系數(shù)正溫電壓實現(xiàn)對VREF輸出的分段線性補償，最終VREF輸出溫度曲線呈現(xiàn)兩段拋物線效果，存在兩個相等峰值，且在每段拋物線的兩個端點處電壓值相等。額外增加基極電流補償后，在高溫段VREF輸出再次上升，進一步提升了VREF輸出精度，最終所設計分段線性補償基準電壓源溫度系數(shù)低至1.208 ppm/℃。

圖4 分段線性補償基準電壓溫度特性曲線

圖5 所示為電源電壓5 V 下VREF電源抑制比(PSRR)仿真結(jié)果?？梢钥闯龅皖l下電源抑制比低于-88 dB，具有較強的電源噪聲抑制能力。

圖5 基準電路PSRR 曲線

圖6 所示為VREF隨電源電壓的變化曲線?？梢钥闯霎旊娫措妷荷仙?.5 V 后，VREF已完全建立。當電源電壓從2.5 V 上升至5 V 時，基準輸出電壓僅變化了270.6 μV，電路線性調(diào)整率低至0.108 mV/V。

圖6 基準電壓隨電源電壓變化曲線

表1 為本文與其他文獻中基準電壓源的參數(shù)對比。除因工作溫度范圍增加導致溫度系數(shù)略高于文獻[4]外，相比于其他文獻，本文電路具有更小的溫度系數(shù)、更低的電源抑制比和更寬的工作溫度范圍，因此非常適用于電源管理芯片的應用。

表1 本文與其他文獻中基準電壓源的參數(shù)對比

4 應用實例

本文所提出高精度分段線性補償基準電壓源已成功應用于一款基于0.18 μm BCD 工藝設計的輸入電壓為2.5 V～5.5 V、輸出電壓為1.2 V～5 V 的LDO 電路，模塊版圖布局見圖7，模塊面積為0.012 mm2。在不同電源電壓下基準溫漂實測結(jié)果如圖8 所示，實測顯示基準最大溫漂為5.5 ppm/℃，與仿真結(jié)果較為接近，符合LDO芯片應用要求，偏差由三級管仿真模型精度、運放輸入對管匹配精度和電流鏡鏡像精度等引起。

圖7 基準電路在LDO 芯片中版圖布局

圖8 基準在不同電源電壓下溫漂實測曲線

5 結(jié)論

采用0.18 μm BCD 工藝設計了一種高精度分段線性補償基準電壓源。將整個工作溫度范圍拆分為兩個小子區(qū)間后利用IPTAT和ICTAT差值對基準輸出進行補償，且通過增加基極電流補償模塊進一步提升基準輸出精度。該分段線性補償基準電壓源在-55 ℃～125 ℃溫度范圍內(nèi)，溫度系數(shù)低至1.028 ppm/℃，低頻電源抑制比小于-88 dB，具有結(jié)構(gòu)簡單、與標準CMOS 工藝兼容等優(yōu)點，適用于高精度LDO 芯片等應用領域。